多功能数字钟课程设计报告

电子时钟课程设计

电子时钟课程

设计报告

班级：文通 0741 姓名：***

学号：2007905121**

共 页 第 页

电子时钟课程设计 多功能数字钟课程设计报告

一、课程设计题目: 多功能数字钟 二、实验目的：

☆ 了解多功能数字电子钟的工作原理。 ☆ 学习数字系统设计中自顶向下的设计方法。 ☆ 加深利用EDA技术实现数字系统的理解。 三、课程设计任务和基本要求: ☆ 设计任务

采用中规模集成电路设计一台可以显示时、分、秒的数字钟。 ☆ 基本要求

1、能够正确的连线及下载。

2、能够完成以秒为最小及时单位的时钟设计。 3、设计完成后的时钟能够正常调整时、分、秒。 三、课程设计题目分析: ☆ 设计要点

●设计一个精确的秒脉冲信号产生电路 ●设计60进制、24进制计数器 ●设计译码显示电路 ●设计整点报时电路 ☆ 工作原理

数字电子钟由信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路等组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用555构成的振荡器加分频器来实现。将标准秒脉冲信号送入“秒计数器”，该计数器采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计数器，可以实现一天24h的累计。译码显示电路将“时、分、秒”计数器的输出状态经七段显示译码器译码，通过六位LED显示器显示出来。整点报时电路是根据计时系统的输出状态产生一个脉冲信号，然后去触发音频发生器实现报时。校时电路是来对“时、分、秒”显示数字进行校对调整。其数字电子钟系统框图如下: 四、课程设计的电路设计部分:

共 页 第 页

电子时钟课程设计

☆ 秒、分、时计时器电路设计

秒、分计数器为60进制计数器，小时计数器为24进制计数器。实现这两种模数的计数器采用中规模集成计数器74LS90构成。

● 60进制计数器

由74162构成的60进制计数器，将一片74162设计成10进制加法计数器，另一片设置6进制加法计数器。两片74LS90按反馈清零法串接而成。秒计数器的十位和个位，输出脉冲除用作自身清零外，同时还作为分计数器的输入脉冲CP1。下图电路即可作为秒计数器，也可作为分计数器。

60 进 制 计 数 器

● 24进制计数器

由74162构成的二十进制计数器，将一片74162设计成4进制加法计数器，另一片设置2进制加法计数器。既个位计数状态为Qd Qc Qb Qa = 0100十位计数状态为Qd Qc Qb Qa = 0010时，要求计数器归零。通过把个位Qc、十位Qb相与后的信号送到个位、十位计数器的清零端，使计数器清零，从而构成24进制计数器。电路图如下:

共 页 第 页

电子时钟课程设计

24 进 制 计 数 器

☆ 译码显示电路

译码电路的功能是将秒、分、时计数器的输出代码进行翻译，变成相应的数字。用与驱动LED七段数码管的译码器常用的有7448。7448是BCD-7段译码器/驱动器，输出低电平有效，专用于驱动LED七段共阴极显示数码管。若将秒、分、时计数器的每位输出分别送到相应七段译吗管的输入端，便可以进行不同数字的显示。在译码管输出与数码管之间串联电阻R作为限流电阻。

译码显示电路 共 页 第 页