/pLHtn /pHLtn /DPmW
逻辑门A 1 1.2 16
逻辑门B 5 6 8
逻辑门C 10 10 1
解:延时-功耗积为传输延长时间与功耗的乘积,即
DP= tpdPD
根据上式可以计算出各逻辑门的延时-功耗分别为 ADP =
2PLHPHLtt+ DP= (11.2)
2ns+
*16mw=17.6* 1210.J=17.6PJ
同理得出: BDP=44PJ CDP=10PJ,逻辑门的DP值愈小,表明它的特性愈好,所以逻辑门C的 性能最好.
3.1.5 为什么说74HC系列CMOS与非门在+5V电源工作时,输入端在以下四种接法下都属 于逻辑0: (1)输入端接地; (2)输入端接低于1.5V的电源; (3)输入端接同类与非门的输 出低电压0.1V; (4)输入端接10kΩ的电阻到地.
解:对于74HC系列CMOS门电路来说,输出和输入低电平的标准电压值为:
OLV=0.1V, ILV=1.5V,因此有: (1) =0 (2) (3)
(4)由于CMOS管的栅极电流非常小,通常小于1uA,在10kΩ电阻上产生的压降小于10mV即 Vi
3.1.7求图题3.1.7所示电路的输出逻辑表达式.
解:图解3.1.7所示电路中L1=AB,L2=BC,L3=D,L4实现与功能,即L4=L1L2L3,而 L= ..
4LE..,所以输出逻辑表达式为L=ABBCDE......
3.1.9 图题3.1.9表示三态门作总线传输的示意图，图中n个三态门的输出接到数据传输总 线，D1，D2，??Dn为数据输入端，CS1，CS2??CSn为片选信号输入端.试问:
相关推荐：
loading