P1：
P2：
返回目录以 8位总线为例，电路设计如下：（图中，A、B、C、D四个寄存器与数据总线的连接方 同上。）数据总线（*7~D0）A?BUS*?*U*8Q
8DBUS?C1QOE1D1QOE1D*74ABU*?A*?BUS8Q
8DB**?B*QOE*D374B37*CD?BUS8Q
8D**S?D1QOE1*374D8Q
*D1QOE1D8*373 G*D令：A?BUS = -T2D?*US = -T0BUS?* = P1BUS?* = P3>=1>=1T1 T3 ** T2存 储 器
第四章
4. 说明存取周期和存取时间的区别。
解：存取周期和存取时间的主要区别是：存取时间仅为完成一次操作的时间，而存取周期不仅包含操作时间，还包含操作后线路的恢复时间。即：存取周期 =存取时间 +恢复时间5. 什么是存储器的带宽？若存储器的数据总线宽度为32位，存取周期为20*ns，则存储器的带宽是多少？
解：存储器的带宽指单位时间内从存储器进出信息的最大数量。存储器带宽 = 1/200ns X 32位= 1*0M位/秒 = 2*M*/S = 5M字/秒
6. 某机字长为32位，其存储容量是64KB，按字编址它的寻址范围是多少？若主存以字节编址，试画出主存字地址和字节地址的分配情况。
解：存储容量是64KB时，按字节编址的寻址范围就是64K*，则：按字寻址范围 = 6*KX8 / 32=1*K字按字节编址时的主存地址分配图如字地址 HB —————字节地址—————LB下：0**??65528*4 ??65532 6553215 ?? 65533*6 ??
6553**7
??
65535
7. 一个容量为16KX32位的存储器，其地址线和数据线的总和是多少？当选用下列不同规格的存储芯片时，各需要多少片？1KX4位，2KX8位，*KX4位，16KX*位，4KX8位，8KX8位 解：地址线和数据线的总和 = 14 + 32 = 46根；各需要的片数为：1KX4：16K*32 / 1KX* = 1*X8 = 128片2KX*：16KX32 / 2K*8 = 8X* = 3*片4KX*：16KX32 / 4KX4 = 4*8 = 32片16KX1：16KX32 / 16KX* = 32片4KX8：16*X32 / *K*8 = 4X4 = 1*片8KX8 16KX32 / 8KX8 = 2X4 = *
9. 什么叫刷新？为什么要刷新？说明刷新有几种方 。
解：刷新——对DRAM定期进行的全部重写过程；刷新原因——因电容泄漏而引起的DRAM所存信息的衰减需要及时补充，因此安排了定期刷新操作；常用的刷新方 有三种——集中式、分散式、异步式。集中式：在最大刷新间隔时间内，集中安排一段时间进行刷新；分散式：在每个读/写周期之后插入一个刷新周期，无*PU访存死时间；异步式：是集中式和分散式的折衷。
**. 半导体存储器芯片的译码驱动方式有几种？
解：半导体存储器芯片的译码驱动方式有两种：线选 和重合 。线选 ：地址译码信号只选中同一个字的所有位，结构简单，费器材；重合 ：地址分行、列两部分译码，行、列译码线的交叉点即为所选单元。这种方 通过行、列译码信号的重合来选址，也称矩阵译码。可大大节省器材用量，是最常用的译码驱动方式。
11. 画出用1024*4位的存储芯片组成一个容量为64KX*位的存储器逻辑框图。要求 64K分成4个页面，每个页面分1*组，指出共需多少片存储芯片。
解：设采用S*AM芯片，总片数 = 64*X8位 / 1024X4位= 64X2 = 128片题意分析：本题设计的存储器结构上分为总体、页面、组三级，因此画图时也应分三级画。首先应确定各级的容量：页面容量 =总容量 /页面数= *4KX*位 / 4= 16KX8位；
位；组容量 =页面容量 /组数= 16KX8位 / 16 = *KX8
组内片数 =组容量 /片容量= 1KX8位 / 1KX4位 = 2片；地址分配：页面号 组号2 4组内地址*0组逻辑图如下：（位扩展）
**~0-W*-CSi1KX4S*AM1KX8
1KX4*RAM* 7D 6D 5D4D 3D *D 1D0
页面逻辑框图：（字扩展）A10
A1* A12
A13组译码器4:16-CS0 -CS1
-CS216KX81*X8（组*）
1K*8（组1）
1KX8（组2）??????-CS151KX8（组15）-CEiA9~0-W* D7~0
存储器逻辑框图：（字扩展）16*X8（页面0）*14A15页面译码器2:4-CE0
-CE116KX8（页面1）-CE2*6KX8（页面2）-CE31*KX8（页面*）A13~0 -WE D7~*
12. 设有一个64KX8位的RAM芯片，试问该芯片共有多少个基本单元电路（简称存储基元）？欲设计一种具有上述同 多存储基元的芯片，要求对芯片字长的选择应满足地址线和数据线的总和为最小，试确定这种芯片的地址线和数据线，并说明有几种解答。
解：存储基元总数 = 64KX8位= 512K位 = 2 19位；思路：如要满足地址线和数据线总和最小，应尽量把存储元安排在字向，因为地址位数和字数成2的幂的关系，可较好地压缩线数。
设地址线根数为a，数据线根数为b，则片容量为：* aXb = 2 19；b = 2 **-a；若a = 19，b = 1，总和 = 19+1 = 20；a = 18，b = 2，总和 = 18+2 = 20；a = 17，b = *，总和 = 1*+* = 21；* = 16，b = 8，总和 = 16+8 = **；?? ??由上可看出：片字数越少，片字长越长，引脚数越多。片字数、片位数均按 2的幂变化。结论：如果满足地址线和数据线的总和为最小，这种芯片的引脚分配方案有两种：地址线 = 19根，数据线 = *根；或地址线 = 18根，数据线 = *根。
1*. 某*位微型机地址码为18位，若使用4KX4位的RA*芯片组成模块板结构的存储器，试问：（ 1）该机所允许的最大主存空间是多少？（ 2）若每个模块板为32K*8位，共需几个模块板？（ 3）每个模块板内共有几片RAM芯片？（ 4）共有多少片R*M？（ 5）CPU如何选择各模块板？
解：（ 1）2 18 = 2*6*，则该机所允许的最大主存空间是256KX8位（或*56KB）；（ 2）模块板总数 = 256KX8 /32KX8= 8块；（ 3）板内片数 = 32K*8位 / *K*4位= 8X2 = 16片；（ 4）总片数 = 16片X* = 128片；（ 5）CPU通过最高3位地址译码选板，次高3位地址译码选片。地址格式分17配如下：板地址 片地址3 3*5 **1* 1*片内地址*2
14. 设CPU共有16根地址线，8根数据线，并用-MR*Q（低电平有效）作访存控制信号，
R/-W作读写命令信号（高电平为读，低电评为写）。现有下列存储芯片：ROM（2KX8位，4KX4位，8*X8位），*AM（1K*4位，2KX8位，4K*8位），及74138译码器和其他门电路（门电路自定）。试从上述规格中选用合适芯片，画出CP*和存储芯片的连接图。要求：（ 1）最小4K地址为系统程序区，409*~16383地址范围为用户程序区；（ 2）指出选用的存储芯片类型及数量；（ 3）详细画出片选逻辑。 解：（ 1）地址空间分配图：0~40954096~81918192~1228712**8~163834K（ROM）4K（*RAM） Y14K（SRAM） Y24K（SRAM） Y3??
???*0*15=0??A15=1*5535（ 2）选片：ROM：*K*4位：*片；RAM：4KX8位：3片；（ 3）CPU和存储器连接逻辑图及片选逻辑：+5V-MREQA15A14A*3A12 CPU *1*~0
R/-W
D3~0D7~4CB-G2AG1A
-*0-G2B74*3* -Y1（3：8）
-Y2-CS04KX4ROM-CS14K*8RA*-Y34KX4ROM-*S2*KX8RAM4KX*RAM-CS3
15. C*U假设同上题，现有8片8KX8位的*A*芯片与CP*相连，试回答：（ *）用741*8译码器画出*P*与存储芯片的连接图；（ *）写出每片RAM的地址范围；（ 3）如果运行时发现不论往哪片RA*写入数据后，以A00*H为起始地址的存储芯片都有与其相同的数据，分析故障原因。（ *）根据（*）的连接图，若出现地址线A13与*PU断线，并搭接到高电平上， 出现什么后果？
解：（ 1）*P*与存储器芯片连接逻辑图：
R/-WD7~*
A12~0
*PU-MREQA13*1**158KX8*RAM8K*8SRAM8**8*RAM8KX8SR*M?-CS0-G2A-G2BA C-CS1-CS2 ??-CS*74138（3：8）G1+5V
（ 2）地址空间分配图：
Y0 8KX8 RAM 0~8191Y1 8*X8 RAM 8192~16383Y2 8KX8 RAM *6384~24575Y3 8KX8 RAM 24576~32767*4 8KX8 *AM 32768~40959Y5 8KX8 *AM 40960~4*151*6 8KX8 *A* 4915*~57343Y7 8KX8 RAM 57344~**535
（ *）如果运行时发现不论往哪片RAM写入数据后，以A000H为起始地址的存储芯片都有
B
相关推荐：
loading