解：这是一道多重中断的题，由于磁盘中断的优先权高于打印机，因此应打印机输出停下来，等磁盘操作结束后，打印机输出才能继续进行。因为打印机的速度比磁盘输入输出的速度慢，并且暂停打印不 造成数据丢失。
22. CPU对DM*请求和中断请求的响应时间是否一 ？为什么？
解： CPU对DMA请求和中断请求的响应时间不一 ，因为两种方式的交换速度相差很大，因此CP*必须以更短的时间间隔查询并响应DMA请求（一个存取周期末）。24. D*A的工作方式中，CPU暂停方式和周期挪用方式的数据传送流程有何不同？画图说明。
解：两种DMA方式的工作流程见下页，其主要区别在于传送阶段，现行程序是否完全停止访存。
停止C*U访存方式的DMA工作流程如下：现行程序DMAC
开始工作
I/O数据送BR或 (BR)送I/O启动I/O
I/*准备DMA 处理：向DMAC送MM缓冲区首址；*/O设备地址；交换个数；启动I/OCPU A
现行程序总线请求数据传送：响应，停止*PU访存现行程序等B待让出总线DMA请求就绪现行程序
A(AR)送MM(MAR)；(AR)+1；R/W(**)送MDR；WC减1；准备下个数据DMA请求I/*数据送BR或 (BR)送I/OC就绪 *
CPUBDMACCI/OD现行程序等待(AR)送(MAR)；(AR)+1；R/W(BR)送MDR；WC减1；准备下个数据中断请求现行程序
响应中断
现行程序*C=0后处理：中断服务程序：校验、错误检测、停止外设或再启动及初始化。I/O停止
周期窃取方式的DMA工作流程如下：现行程序DM*C
开始工作
I/O数据送BR或 (**)送I/O启动*MA 处理：向DMAC送MM缓冲区首址；I/O设备地址；交换个数；启动I/O*PU A
现行程序总线请求
数据传送：响应，让出一个MM周期
现行程序I/*
*/*准备DMA请求就绪(AR)送*M(MAR)；(AR)+1；*/W(BR)送MDR；WC减1；准备下个数据现行程序
ADMA请求总线请求BI/*数据送BR或 (BR)送*/O*就绪 D
CPUB
数据传送：响应，让出一个M*周期D*AC*I/OD(*R)送(MAR)；(*R)+*；R/W(BR)送MDR；WC减1；准备下个数据中断请求现行程序
响应中断
现行程序WC=0后处理：中断服务程序：校验、错误检测、停止外设或再启动及初始化。I/O停止
25. 假设某设备向CPU传送信息的最高频率是40K次/秒，而相应的中断处理程序其执行时间为40ms，试问该外设是否可用程序中断方式与主机交换信息，为什么？
解：该设备向*PU传送信息的时间间隔 =1/40K=0.025×10 *=*5ms <40ms则：该外设不能用程序中断方式与主机交换信息，因为其中断处理程序的执行速度比该外设的交换速度慢。
26. 设磁盘存储器转速为3000转/分，分8个扇区，每扇区存储*K字节，主存与磁盘存储器数据传送的宽度为16位（即每次传送16位）。假设一条指令最长执行时间是25ms，是否可采用一条指令执行结束时响应D*A请求的方案，为什么？若不行，应采取什么方案？
解：先算出磁盘传送速度，然后和指令执行速度进行比较得出结论。道容量=1K*×8 16 =1K×*×*1*=1K ×4=4K字数传率=4K字×30*0转/分=4K字×50转/秒 =200*字/秒一个字的传送时间=1/200K字/秒=5ms5 ms<<25 *s，所以不能采用一条指令执行结束响应D*A请求的方案，应采取每个CPU机器周期末查询及响应DMA请求的方案（通常安排CPU机器周期=MM存取周期）。
27. 试从下面七个方面比较程序查询、程序中断和DMA三种方式的综合性能。（ 1）数据传送依赖软件还是硬件；（ 2）传送数据的基本单位；（ 3）并行性；（ 4）主动性；（ 5）传输速度；（ *）经济性；（ 7）应用对象。
解：比较如下：（ 1）程序查询、程序中断方式的数据传送主要依赖软件，D*A主要依赖硬件。
（ 2）程序查询、程序中断传送数据的基本单位为字或字节，DMA为数据块。（ 3）程序查询方式传送时，*PU与I/O设备串行工作；程序中断方式时，CPU与I/O设备并行工作，现行程序与I/*传送串行进行；DMA方式时，CPU与I/O设备并行工作，现行程序与I/*传送并行进行。
（ *）程序查询方式时，CPU主动查询I/O设备状态；程序中断及D*A方式时，CPU被动接受I/O中断请求或D*A请求。（ 5）程序中断方式由于软件额外开销时间比较大，因此传输速度最慢；程序查询方式软件额外开销时间基本没有，因此传输速度比中断快；DMA方式基本由硬件实现传送，因此速度最快；
（ *）程序查询接口硬件结构最简单，因此最经济；程序中断接口硬件结构稍微复杂一些，因此较经济；DMA控制器硬件结构最复杂，因此成本最高；（ 7）程序中断方式适用于中、低速设备的I/O交换；程序查询方式适用于中、低速实时处理过程；DMA方式适用于高速设备的I/O交换；
30. 什么是多重中断？实现多重中断的必要条件是什么？
解：多重中断是指：当CPU执行某个中断服务程序的过程中，发生了更高级、更紧迫的事件，CPU暂停现行中断服务程序的执行，转去处理该事件的中断，处理完返回现行中断服务程序继续执行的过程。实现多重中断的必要条件是：在现行中断服务期间，中断允许触发器为1，即开中断。
返回目录
补充题：一、某CRT显示器可显示64种A*CII字符，每帧可显示72字×**排；每个字符字形采用7×8点阵，即横向7点，字间间隔1点，纵向8点，排间间隔6点；帧频50Hz，采取逐行扫描方式。假设不考虑屏幕四边的失真问题，且行回扫和帧回扫均占扫描时间的*0%，问：1）显存容量至少有多大？2）字符发生器（RO*）容量至少有多大？3）显存中存放的是那种信息？*）显存地址与屏幕显示位置如何对应？
*）设置哪些计数器以控制显存访问与屏幕扫描之间的同步？它们的模各是多少？*）点时钟频率为多少？
解：1）显存最小容量=*2×*4×8=17*8*2）ROM最小容量=6*×8行×8列= 512B（含字间隔1点）3）显存中存放的是AS*II码信息。4）显存每个地址对应一个字符显示位置，显示位置自左至右，从上到下，分别对应缓存地址由低到高。*）设置点计数器、字计数器、行计数器、排计数器控制显存访问与屏幕扫描之间的同步。
它们的模计算如下：点计数器模 = 7+1 = *行计数器模 = * + 6 = 14字、排计数器的模不仅与扫描正程时间有关，而且与扫描逆程时间有关，因此计算较为复杂。列方程：（72+x）× 0.8 =7*（24+y）× 0.8 =24
解方程得：x = 18，y = 6，则：字计数器模 = 72 + 18 = 90排计数器模 = 24 + 6 = 306）点频 = 50*z × 3*排 × 14行× *0字× 8点 = 15 120 000Hz= 15.12MHz
二、有一编码键盘，其键阵列为8行×16列，分别对应12*种ASCII码字符，采用硬件扫描方式确认按键信号，问：1）扫描计数器应为多少位？2）ROM容量为多大？*）若行、列号均从0开始编排，则当第5行第7列的键表示字母\时，CPU从键盘读入的二进制编码应为多少（设采用奇校验）？4）参考教材图5.15，画出该键盘的原理性逻辑框图；5）如果不考虑校验技术，此时ROM是否可省？
解：1）扫描计数器 = 7位（与键的个数有关）2）*O*容量 = 12* × 8 = 12*B（与字符集大小有关）3）CPU从键盘读入的应为字符\的ASC*I码 = 0*000*1*，其中最高位为奇校验位。*）该键盘的原理性逻辑框图见下页，与教材图5.15类似，主要需标明参数。5）如果不考虑校验技术，并按ASCII码位序设计键阵列，则ROM编码表可省，此时*位计数器输出值即为A*CII码。七位计数器
时钟发生器该键盘的原理性逻辑框图如下：
ROM128B-CS-RDCPU列译码器*:16地址译码输入单稳8X16键盘矩阵行译码器3:8延迟中断触发器
三、一针式打印机采用7×9点阵打印字符，每行可打印132个字符，共有96种可打印字符，用带偶校验位的AS*II码表示。问：*）打印缓存容量至少有多大？2）字符发生器容量至少有多大？*）列计数器应有多少位？4）缓存地址计数器应有多少位？
解：1）打印缓存最小容量 = 132×8= *32B（考虑偶校验位）*）ROM最小容量 = 96×7列×9行= 6**×9位
幂）3）列计数器 = *位（ 7列向上取*的
4）缓存地址计数器 = 8位（132向上取2的返回目录幂）
相关推荐：
loading