北邮电子院专业实验报告

寄生参数的导出和后仿

五、 思考题

1. 简述ICC在design setup阶段的主要工作。

创建设计库，读取网表文件并创建设计单元，提供并检查时间约束，检查时钟。在对之前的数据与信息进行读取与检查后保存设计单元。 2. 为什么要填充filler pad？

filler pad把分散的pad单元连接起来，把pad I/O区域供电连成一个整体。使它们得到持续供电并提高ESD保护能力。 3. derive_pg_connection的作用是什么？

描述有关电源连接的信息。 4. 简述floorplan的主要任务。

对芯片大小、输入输出单元、宏模块进行规划，对电源网络进行设计。 5. 简述place阶段的主要任务。

对电路中的延时进行估计与分析，模拟时钟树的影响，按照时序要求，对标准化单元进行布局。

6. 简述CTS的主要步骤。

设置时钟树公共选项；综合时钟树；重新连接扫描链；使能传播时钟；Post-CTS布局优化；优化时钟偏移；优化时序。

实验总结

经过数周的ASIC专业实验，我对芯片设计流程、Verilog HDL语言、Linux基本指令和Vi文本编辑器有了基本的了解。虽然之前对芯片设计、VHDL一无所知，但通过实验初步熟悉了ASIC的体系结构和VHDL的基本语法，对电路中时钟、寄生参数、元件布局带来的影响也有了了解。我在实验中也遇到了许多问题，但我在老师、助教、同学的帮助下解决了这些问题，也有了更多收获。通过这次ASIC专业实验，我加深了对本专业的认识。我会继续努力成为合格的电子人。