5．TTL门电路如图所示。
（1）图中多余输入端B应接 。
（2）为使图中电路F1=f(A,C)正常工作，该电路是否还有错误？为什么？如有错误，请改正。 在上述（1）、（2）问题解决后：
（3）如A=1、C=0，1门输出Y ，F1= ； 如A=1、C=1，1门输出Y ，F1= ；
解：
（1）图中多余输入端B应接 低电平 。
（2）或非门输入端通过10K电阻接地，相当于常接高电平，封锁了或非门，使它出低电平，与A、C无关了。因此，为使图中电路F1=f(A,C)正常工作，该电路确实有错误。 改正：把10K电阻改换为小于700Ω的电阻即可。
（3）如A=1、C=0，1门输出Y 0 ，F1= 1 ； 如A=1、C=1，1门输出Y 高阻 ，F1= 0 ；
6．已知逻辑电路如图所示，试分别写出Y1、Y2、Y3、Y4的输出逻辑值。
9
解：Y1?1
Y2?0 Y3?高阻 Y4?0
练习：3.1.5、3.2.2、3.5.2、3.6.7
10
第三章 组合逻辑电路
一、本章知识点
(一)概念
1.组合电路：电路在任一时刻输出仅取决于该时刻的输入，而与电路原来的状态无关。 电路结构特点：只有门电路，不含存储（记忆）单元。
2.编码器的逻辑功能：把输入的每一个高、低电平信号编成一个对应的二进制代码。 优先编码器：几个输入信号同时出现时，只对其中优先权最高的一个进行编码。 3.译码器的逻辑功能：输入二进制代码，输出高、低电平信号。 显示译码器：半导体数码管(LED数码管)、 液晶显示器(LCD)
4.数据选择器：从一组输入数据中选出某一个输出的电路，也称为多路开关。 5.加法器
半加器：不考虑来自低位的进位的两个1位二进制数相加的电路。 全加器：带低位进位的两个 1 位二进制数相加的电路。
超前进位加法器与串行进位加法器相比虽然电路比较复杂，但其速度快。 6.数值比较器：比较两个数字大小的各种逻辑电路。 7.组合逻辑电路中的竞争一冒险现象
竞争：门电路两个输入信号同时向相反跳变(一个从1变0，另一个从0变1)的现象。 竞争-冒险：由于竞争而在电路输出端可能产生尖峰脉冲的现象。
消除竞争一冒险现象的方法：接入滤波电容、引入选通脉冲、修改逻辑设计 (二)组合逻辑电路的分析方法
分析步骤：
1.由图写出逻辑函数式，并作适当化简； 注意：写逻辑函数式时从输入到输出逐级写出。 2.由函数式列出真值表； 3.根据真值表说明电路功能。
(三)组合逻辑电路的设计方法
设计步骤：
1.逻辑抽象：
设计要求----文字描述的具有一定因果关系的事件。
11
逻辑要求---真值表
(1) 设定变量--根据因果关系确定输入、输出变量； (2)状态赋值：定义逻辑状态的含意
输入、输出变量的两种不同状态分别用0、1代表。 (3)列出真值表
2.由真值表写出逻辑函数式 真值表→函数式，有时可省略。 3.选定器件的类型
可选用小规模门电路，中规模常用组合逻辑器件或可编程逻辑器件。 4.函数化简或变换式
(1)用门电路进行设计：从真值表----卡诺图/公式法化简。
(2)用中规模常用组合电路设计：把函数式变换为与所用器件函数式相似的形式。 (3)使用存储器、可编程逻辑器件设计组合电路 5.画出逻辑图
原理性设计(逻辑设计)完成。
(四)常用组合逻辑电路的功能
编码器、译码器、数据选择器、加法器、数值比较器 (五)用常用中规模集成组合逻辑器件计组合电路
1.用译码器器设计组合电路 方法：
(1)选择集成二进制译码器； (2)写函数的标准与非-与非式； (3)确认变量和输入关系； (4)画连线图。 2.用数据选择器设计组合电路 方法：
(1)写出函数的标准与或式和数据选择器表达式； (2)对照比较确定输入变量和地址码的对应关系；
输入变量可能是变量(原变量或反变量)，也可能是常量(0或1)。 (3)画连线图。
12
相关推荐：
loading