AT89C52 中有一个用于构成内部振荡器的高增益反相放大器，引脚XTAL1和XTAL2分别是该放大器的输入端和输出端。
这个放大器与作为反馈元件的片外石英晶体或陶瓷谐振器一起构成自激振荡器，振荡电路参见图3-2。外接石英晶体（或陶瓷谐振器）及电容C5、C6 接在放大器的反馈回路中构成并联振荡电路。对外接电容C5、C6 虽然没有十分严格的要求，但电容容量的大小会轻微影响振荡频率的高低、振荡器工作的稳定性、起振的难易程度以及温度稳定性等。如果使用石英晶体，我们推荐电容使用30pF±10pF，而如使陶瓷谐振器建议选择40pF±10pF。用户也可以采用外部时钟。外部时钟脉冲接到XTAL1 端，即内部时钟发生器的输入端，XTAL2则悬空。由于外部时钟信号是通过一个2分频触发器后作为内部时钟信号的，所以对外部时钟信号的占空比没有特殊要求，但最小高电平持续时间和最大的低电平持续时间应符合产品技术条件要求。
C530pfX2Y1C630pfX1 图3-2 振荡时钟电路图
(2)外界时钟电路
DSl302 是美国 Dallas 公司生产的一种串行实时时钟/日历芯片，以串行方式与单片机进行数据传送，它能够向单片机提供：秒、分、时、日、月、年、及星期等实时时间信息，并能够对闰年天数自动调整，日历有效至 2100 年。DSl302 由双电源中较大者供电，使系统在没有主电源的情况下也能保持时钟的连续运行。片内具有31个字节静态 RAM，可用来保存重要数据。DSl302具有引脚少、体积小、价格低等优点，得到了广泛应用。但由于其时序要求比较严格，应用程序不易编写，给开发者带来不便。为此，本文对其进行详细分析和阐述并在分析 其时序的基础上给出了DSl302与单片机连接的接口电路和通讯子程序。下图为DS1302的时钟引脚图。
DS13022X1VCC1VCC281U30RSTSCLKI/O5763X2 图3-3 DS1302引脚图
9
表3-2 DS1302引脚描述
引脚号 1 2 3 4
符 号 Vcc2 X1 X2 GND
描 述 备用电源引脚 晶振引脚 晶振引脚 隐藏引脚
引脚号 5 6 7 8
符 号 RST I/O SCLK Vcc1
描 述 复位引脚 输入/输出引脚 串行时钟输入引脚
主电源引脚
DS1302串行实时时钟芯片主要由移位寄存器、控制逻辑、振荡器、实时时钟及31个字节RAM组成。数据传送前，必须把置为高电平且把提供地址和命令信息的8位字节装入到移位寄存器。在进行单字节传送或多字节传送时，开始的8位命令字节用于指定40个字节(31个字节 RAM和9个字节时钟寄存器)中哪个将被访问。
DS1302的数据传输：
对DS1302 进行任何数据传送时,第一个数据字节必须是命令字节,其最高有效位 MSB (位 7)必须为逻辑 1。如果它是零,禁止写 DS1302。位6为逻辑 0 时指定传送时钟/日历数据；逻辑1指定传送 RAM 数据。位1至5指定进行输入或输出的特定寄存器的地址。最低有效位LSB(位 0)为逻辑0时指定时进行写操作(输入)；逻辑1指定进行读操作(输出)。命令字节总是从最低有效LSB(位0)开始输入,表3-3为地址。
表3-3 地址/命令字节
MSBRAMCKD5D4D3D2D1LSB
时钟芯片DS1302是采用IIC总线来传输数据的。IIC总线是一种由PHILIPS公司开发的两线式串行总线，用于连接微控制器及其外围 设备。IIC总线产生于在 85 年代，最初为音频和视频设备开发，如今主要在服务器管理中使用，其中包括单个组件状态的通信。IIC总线最主要的优点是其简单性和有效性。由于接口直接在组件之上，因此总线占用的空间非常小，减少了电路板的空间和芯片管脚的数量，降低了互联成 本。总线的长度可高达 25 英尺，并且能够以 10Kbps 的最大传输速率支持 40 个 组件。IIC 总线的另一个优点是，它支持多主控(multimastering)， 其中任何能 够进行发送和接收的设备都可以成为主总线。一个主控能够控制信号的传输和时 钟频率。当然，在任何时间点上只能有一个主控。
3.2.3复位电路
单片机在开机时都需要复位，以便中央处理CPU以及其他功能部件都处于一个确定的初始状态，并从这个状态开始工作。单片机的复位后是靠外部电路实现的，在时钟电路工作后，只要在单片机的RST引脚上出现24个时钟振荡脉冲（2 个机器周期）以上的高电平，
10
单片机便可实现初始 化状态复位。MCS-51 单片机的 RST 引脚是复位信号的输入端。单片机系统的复位方式有：手动按钮复位和上电复位， 1手动按钮复位
手动按钮复位需要人为在复位输入端RST上加入高电平（图3-4）。一般采用的办法是在RST端和正电源VCC之间接一个按钮。当人为按下按钮时，则VCC的+5V电平就会直接加到RST端。手动按钮复位的电路如所示。由于人的动作再快也会使按钮保持接通达数十毫秒，所以，完全能够满足复位的时间要求。
C710ufR2VCCRSTR38K100 3-4 图复位电路
2 上电复位
AT89C52的上电复位电路，只要在RST复位输入引脚上接一电容至Vcc端，下接一个电阻到地即可。对于CMOS型单片机，由于在RST端内部有一个下拉电阻，故可将外部电阻去掉，而将外接电容减至10uF。上电复位的工作过程是在加电时，复位电路通过电容加给RST端一个短暂的高电平信号，此高电平信号随着Vcc对电容的充电过程而逐渐回落，即RST端的高电平持续时间取决于电容的充电时间。为了保证系统能够可靠地复位，RST端的高电平信号必须维持足够长的时间。上电时，Vcc的上升时间约为10ms，而振荡器的起振时间取决于振荡频率，如晶振频率为10MHz，起振时间为1ms；晶振频率为1MHz，起振时间则为10ms。在图3-4的复位电路中，当Vcc掉电时，必然会使RST端电压迅速下降到0V以下，但是由于内部电路的限制作用，这个负电压将不会对器件产生损害。另外，在复位期间，端口引脚处于随机状态，复位后，系统将端口置为全“l”态。如果系统在上电时得不到有效的复位，则程序计数器PC将得不到一个合适的初值，因此CPU可能会从一个未被定义的位置开始执行程序。
3.2.4存储器件AT24C02
AT24C02 是一个 2K 位串行 CMOS E2PROM，内部含有256个8位字节。CATALYST公司的先进 CMOS 技术实质上减少了器件的功耗。AT24C02 有一个16字节页写缓冲器。该器件通过 IIC 总线接口进行操作，有一个专门的写保护功能。
11
U2321A2A1A0WPSDASCL756AT24C02 图3-5 AT24C02引脚图
功能描述：
AT24C02支持IIC，总线数据传送协议IIC，总线协议规定任何将数据传送到总线的器件作为发送器。任何从总线接收数据的器件为接收器。数据传送是由产生串行时钟和所有起始停止信号的主器件控制的。主器件和从器件都可以作为发送器或接收器，但由主器件控制传送数据（发送或接收）的模式，通过器件地址输入端 A0、A1和A2可以实现将最多8个AT24C02器件连接到总线上。
表 3-4 管脚描述
管脚名称 A0、 A1、 A2
SDA SCL WP VDD Vss
功能 器件地址选择 串行数据/地址 串行时钟 写保护
+1.8V—6 V 工作电压
隐藏
SCL 串行时钟：
AT24C02 串行时钟输入管脚用于产生器件所有数据发送或接收的时钟，这是一个输入管脚。 SDA 串行数据/地址：
AT24C02 双向串行数据/地址管脚用于器件所有数据的发送或接收，SDA是一个开漏输出管脚，可与其它开漏输出或集电极开路输出进行线。 A0、A1、A2 器件地址输入端：
这些输入脚用于多个器件级联时设置器件地址，当这些脚悬空时默认值为0。当使用 AT24C02时最大可级联8个器件。如果只有一个AT24C02被总线寻址，这三个地址输入脚（A0、A1、A2 ）可悬空或连接到 Vss，如果只有一个AT24C02被总线寻址这三个地址输入脚（A0、A1、A2 ）必须连接到 Vss。 WP 写保护：
如果WP管脚连接到Vcc，所有的内容都被写保护只能读。当WP管脚连接到Vss或悬空允许器件进行正常的读/写操作。 3.IIC 总线的基本结构：
12
相关推荐：
loading