如图4.9所示，电路中AT89S51单片机的P1.0～P1.3接调压按钮。增加电压时，粗调用按键S1，步进为1 V，细调用S2，步长为0.05 V；减小电压时，粗调用S3，步长为1 V，细调用S4，步调为0.05 V。这样，经过它们的有机结合便可将输出电压调节到所需的电压。
4.7数码管显示电路
数码管用的是八位共阳的发光二极管组成，只要赋予低电平对应的发光二极管就点亮，八段发光二极管的亮暗组合就能组成0~F十六数字，利用数码管的动态扫描就能清晰稳定的显示温度的设定值，考虑到I/O不够用，采用了74ls138译码器和74ls373锁存器的组合，从而大量的节约了单片机I/O资源。 4.7.1 74LS373芯片
74LS373内有8个相同的D型(三态同相)锁存器，由两个控制端(11脚G或EN；1脚OUT、CONT、OE)控制。当OE接地时，若G为高电平，74LS373接收由PPU输出的地址信号如果G为低电平，则将地址信号锁存。其真值表如表4-1所示：
表4.1 74LS373真值表
Dn H L × × LE H H L × OE L L L H Qn H L Qn Z 74LS373的输出端O0~O7可直接与总线相连。当三态允许控制端OE为低电平
时，O0~O7为正常逻辑状态，可用来驱动负载或总线。当OE为高电平时，O0~O7呈高阻态，即不驱动总线，也不为总线的负载。当锁存允许端LE为高电平时，O随数据D而变。当LE为低电平时，O被锁存在已建立的数据电平。逻辑图如下：
图4.10 74LS373内部逻辑电路图
37
4.7.2 74ls138芯片
74ls138是个三输入8输出的译码器，A0、A1、A2为地址端，选择相应的输出端为低电平，例如：当译码器的使能端有效，地址端为0 0 0时，输出端Y0=0；当译码器的的地址端是0 0 1时，其输出端Y1=0；以此类推。在使能端有效的情况下的真值表如表4-2所示：
表4-2 74HC138真值表
74LS138的工作原理，当使能有效，输入响应的地址就输出对应的数据，其逻辑图如4.11所示：
A0 0 0 0 0 1 1 1 1 Inputs A1 0 0 1 1 0 0 1 1 A2 0 1 0 1 0 1 0 1 Outputs Y Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
图4.11 74LS138逻辑图
38
如图2-14所示：数码管的数据线利用锁存器和液晶的数据线共用一个I/O即P0口；数码管的数据需用从锁存器74LS373中获得，当使能端有效，锁存器就接受单片机传给的数据，进而传给数码管显示。而数码管的片选线则利用了3—8译码器来选通，3-8译码器的地址线通过单机的P2.3、P2.4、P3.6口来控制选择数码管的片选。只要控制这三个地址线就可以实现控制六个数码管的位选和锁存器的使能。如下图所示：
图4.12 数码管显示电路图
4.8串行通信接口电路
目前，广泛使用的串行数据接口标准有一，一与一三种。其中一是美国电子工业协会正式公布的串口总线标准，也是目前最为常用的串行接口标准，用来实现计算机与计算机之间，计算机与外设之间的数据通讯。串行通信接口的基本任务是实现数据格式化。来自的是普通的并行数据，接口电路应具有实现不同串行通信方式下的数据格式化的任务。具体任务是：
1.进行串-并转换； 2.控制数据传输速率； 3.进行错误检测；
4.进行TTL与EIA电平转换；
39
5.提供一一接口标准所要求的信号线。
本电路主要用于串口程序下载，由于电平和TTL电平不匹配，因此要实现单片机和机之间的通信，必须在它们之间加接电平转换器。电平转换器有232电平转换和485电平转换，本设计采用232电平转换，系统设计采用公司的一接口芯，这是一种标准的一接口芯片。只需巧电源供电，其内部的电源变化成士电源用于通信。该芯片集成有两路收发器，可将单片机输入的电平转换为电平发送给从机，或将从机接收的电平转换为电平发送给单片机。通过这样的电平转换实现主机和从机的通信，本设计的MAX232为双列直插16脚封装。系统串口通信电路如图4.13所示。
图4.13串口通信电路
4.9复位电路
复位使单片机处于起始状态，并从该起始状态开始运行。AT89C51的RST引脚为复位端，该引脚连续保持2个机器周期（24个时钟振动周期）以上高电平，则可使单片机复位。内部复位电路在每一个机器周期的S5P2期间采样斯密特触发器的输出端，该触发器可抑制RST引脚的噪声干扰，并在复位期间不产生ALE信号，也即复位后，只影响SFR中的内容，内部RAM中的数据不受影响。外部复位有上电复位和按键电平复位。由于单片机运行过程中，其本身的干扰或外界干扰会导致出错，此时我们可按复位键重新开始运行。为了便于本设计运行调试，复位电路采用按键复位方式。按键复位电路如图4.14所示。
图4.14复位电路
40
相关推荐：
loading