嵌入式系统原理与设计复习 - wen

? 存储器访问权限控制。

? 设置虚拟存储空间的缓冲特性等。 4.4两种虚拟存储管理方式（P101）：分段方式和分页方式。每种方式都有其特点，分段方式支持较大的、任意的内存区域；分页方式支持较小的、固定大小的内存区域。

4.5 NOR FLASH与NAND FLASH的区别：

? NOR Flash的读取速度比NAND Flash稍快一些，NAND Flash的擦除和写入速度比NOR Flash快很多。

? Flash芯片在写入操作时，需要先进行擦除操作。NAND Flash的擦除单元更小,因此相应的擦除电路更少。 ? 接口方面它们也有差别，NOR Flash带有SRAM接口,有足够的地址引脚来寻址,可以很容易地存取其内部的每一个字节，可以像其他SRAM存储器那样与微处理器连接；NAND Flash器件使用复杂的I/O口来串行地存取数据,各个产品或厂商的方法还各不相同，因此，与微处理器的接口复杂。

? NAND Flash读和写操作采用512字节的块,这一点类似硬盘管理操作,很自然地,基于NAND Flash的存储器就可以取代硬盘或其他块设备。 4.6 SDRAM与SRAM的区别：

SRAM：静态RAM，不用刷新，速度非常快，价格昂贵，容量小，一般地址线不复用。

SDRAM：同步动态RAM，需要刷新，速度相对SRAM较慢，容量较大，一般地址线复用。

4.7 S3C2410存储空间分配图（P114）：

0号存储块可以外接SRAM类型的存储器或者具有SRAM接口特性的ROM存储器（如NOR Flash），其数据总线宽度应设定为16位或32位中的一种。当0号存储块作为ROM区，完成引导装入工作时（从0x00000000启动），0号存储

5

块的总线宽度应在第一次访问ROM前根据OM1、OM0在复位时的逻辑组合来确定

1号存储块到5号存储块也可以外接SRAM类型的存储器或者具有SRAM接口特性的ROM存储器（如NOR Flash），其数据总线宽度应设定为8位、16位或32位。

6号存储块、7号存储块可以外接SDRAM类型的存储器，它们的块容量可改变，且7号存储块的起始地址也可改变。 4.8 SDRAM存储器接口（P121）：

上图是存储容量为64MB的SDRAM接口电路图。注意：芯片内部的4 bank不是指该芯片需要占用S3C2410芯片的4个存储块，而是指HY57V561620芯片内部把32MB容量分成了4块存储区，每块存储区的容量为4M×16 bit。从图中可以看出，该存储器的nCS（既/CS）由S3C2410芯片的nSCS0引脚控制，因此，它占用了S3C2410芯片的6号存储块。实际占用地址空间为0x30000000 ~ 0x33ffffff 4.9 NOR Flash存储器接口（P125）：

6

上图是以32MB容量的NOR Flash芯片E28F320J3为例的存储器接口电路。由于E28F320J3是16位的数据宽度，地址是半字对准的，因此该芯片的地址线A0始终接地。

4.10 NAND Flash存储器接口（P122）：

上图是以K9F6408芯片为例的NAND Flash接口电路，方框内部的符号表示K9F6408芯片的引脚信号，外部符号表示是所连接的S3C2410芯片的信号线。 4.11 为什么把boot SRAM这一块移至地址的最低端？：因为当S3C2410被配置成从NAND FLASH启动时，CPU无法直接访问NAND FLASH，S3C2410的NAND FLASH控制器有一个特殊的功能，在S3C2410上电后，NAND FLASH控制器会自动把NAND FLASH上的前4K数据搬移到4K内部SRAM中， CPU从内部SRAM的0x0000 0000位置开始启动。由于NAND FLASH控制器从NAND FLASH中搬移到内部SRAM的代码是有限的，所以在启动代码前4K里，我们必须完成S3C2410的核心配置以把启动代码剩余部分搬到SDRAM中运行。因此需要把boot SRAM这一块移至地址的最低端。 五． 中断机制

5.1 中断方式控制的I/O操作步骤（P127）：

7

? 初始化微处理器中用于中断方式的寄存器，开放中断。 ? I/O端口或部件完成数据操作后并产生中断请求信号。

? 当中断请求信号有效时，微处理器可能处在不可中断状态。等到微处理

器允许中断时，微处理器就保存当前状态，停止它现行的操作并开始进行中断源的识别。

? 在识别出优先级最高的中断源后，微处理器转到对应的中断服务例程入

口，并应答中断，I/O端口或部件收到应答信号后，撤消其中断请求。 ? 微处理器读入或写出数据，当中断服务例程结束后，回到原来的被中断

程序处继续执行。

5.2 S3C2410的中断系统逻辑图（P133）：

5.3 S3C2410中断控制的机制：

5.4 中断控制寄存器：

1. 源未决寄存器（P134）

8