华科数电实验第三次报告

来源：用户分享时间：2025/5/22 4:30:55 本文由

loading 分享下载这篇文档手机版

说明：文章内容仅供预览，部分内容可能不全，需要完整文档或者需要复制内容，请下载word后使用。下载word有问题请添加微信号:xxxxxxx或QQ：xxxxxx 处理（尽可能给您提供完整文档），感谢您的支持与谅解。

《数字电路与逻辑设计》实验报告

学生姓名：学号：所在班级：

（2）仿真结果（截图并对输入、输出给以说明）

第[ ]页共[ ]页

《数字电路与逻辑设计》实验报告

学生姓名：学号：所在班级： 3. 时序逻辑电路的传输结果记录（1）XST 的 RTL Schematic（语法分析得到的电路图，参见实验指导书 P15 的图 3.12）截图

（a） CLK 的周期为 35ns

（2）仿真结果（截图并对输入、输出给以说明）（a）CLK 的周期为 35ns

（b）CLK 的周期为 25ns

第[ ]页共[ ]页

《数字电路与逻辑设计》实验报告

学生姓名：学号：所在班级：

第[ ]页共[ ]页

华科数电实验第三次报告.doc 将本文的Word文档下载到电脑，方便复制、编辑、收藏和打印