存储周期是指：存储器进行连续写操作所允许的最短时间间隔
机器字长32位，其存储容量为4MB，若按字编址，其寻址范围是：0-1MW
在关中断状态下，不可响应的中断是：可屏蔽中断
在中断响应过程中，保护PC的作用是：使中断返回时能回到断点处继续原程序的执行
在独立请求方式下，若有几个设备，则：有几个总线请求信号和几个总线响应信号
填空题
CPU与主存，输入输出接口和系统总线合称为主机
在浮点补码加减运算中，当运算结果的尾数不是左规和右规形式时，需要进行规格化操作
由若干一位加法器构成多位加法器时，进位可采用串行进位法和并行进位法
计算机系统中的存储器分为内存和外存。在CPU执行程序时，将指令存放在IR中
指令的编码将指令分成操作码、地址码等字段
在微程序控制中，计算机执行一条指令的过程就是依次执行一个确定的微指令序列的过程
微指令执行时，产生后续微地址的方法主要有计数器方式、断定方式
一条机器指令的执行可以与一段微指令构成的微程序相对应。微指令可由一系列微命令组成
操作数的存储位置隐含在指令的操作码中，这种寻址方式是隐含寻址
存储器间接寻址方式指令给出的是操作数的有效地址所在的存储器地址，CPU需要访问内存单元才能获得操作数
微命令的编码表示法是把一组相斥性的微指令信号编码在一起
在寄存器之间建立数据通道的任务是由操作控制器来完成的
DMA操作方式主要通过单字节方式、连续方式、请求方式三种方式。操作类型：数据传送、数据校验、数据检索。
Cache是高速缓冲存储器（简称快存）,是为了解决CPU和主存之间速度不匹配问题而设置的。
建立高速缓冲存储器理论依据是程序访问的局部性。
常用的地址映射方式有直接映射、全相联映射、组相联映射三种。
地址映射是用来确定虚和实之间的逻辑关系。
信息在总线上有三种传送方式有三种分别为：串行传送；并行传送；并串行传送。
对存储器的要求是容量大，速度快，成本低为了解决这三方面的矛盾，计算机采用多级存储和体系结构。
存储器的技术指标主要有存储容量、存取时间、存储周期和存储器带宽。 CPU能直接访问Cache和内存，但不能直接访问外存。
计算机存储系统一般指CPU内的寄存器、Cache、主存、外存、后备存储器等五个层次 。
主存储器和CPU之间增加Cache的目的是解决CPU和主存之间的速度匹配问题。
存储周期是指为存储器进行连续读和写操作所允许的最短时间间隔 。 DRAM存储器的刷新一般有集中式、分散式和异步式三种方式，之所以刷新是因为有电荷泄露、需要定期补充。
虚拟存储器指的是 主存-外存层次，它给用户提供了一个比实际空间大得多的虚拟地址空间。
存储程序并按地址顺序执行,这是冯诺依曼型计算机的工作原理。 层次化存储体系涉及到主存、辅存、Cache和寄存器， 按存取时间由短至长的顺序是寄存器，Cache，主存，辅存 。
静态存储单元是由晶体管构成的双稳态电路，保证记忆单元始终处于稳定状态，存储的信息不需要刷新(或恢复)。 三级存储器系统是指高缓、内存、外存。
在计算机系统中，地址总线的位数决定了内存储器最大的可寻址空间。数据总线的位数与它的工作频率的乘积正比于该总线最大的输入/输出能力。
静态存储器是由晶体管构成的：双稳态电路，存储器的住处不需要：刷新
建立高速缓冲的理论依据是：程序访存的局部性原理 Cache是一种：SRAM存储器
DMA操作主要采用：停止CPU访问主存、周期挪用、DMA与CPU交替访问
判断题
8421码就是二进制 √
只要运算器具有加法器和移位功能，再增加一些控制逻辑，计算机就能实现各种算数运算 √
CPU访问存储器的时间是由存储器容量决定的，存储器容量越大访问存储器就需的时间越长 X
一般情况下，ROM和RAM在存储体中是统一编址的 √
扩展操作码是一种优化技术，它使操作码的长度随地址码和减少而增加，不同地址的指令可以具有不同长度的操作码 √
相关推荐：
loading