while kz == 0
k = menu('Phase Plane Options',... 'Extended Phase Plane',... 'Phase Plane mod(2pi)',... 'Exit Phase Plane Menu'); if k == 1
phierrn = phierrn/pi; plot(phierrn,freqerror,'k') title('Phase Plane Plot') xlabel('Phase Error /Pi') ylabel('Frequency Error - Hertz') grid pause elseif k == 2
pplane(phierrn,freqerror,nsettle+1) pause elseif k == 3 kz = 1;
end end % End of script file.
4．3仿真结果
图4.1 锁相环处理框
上图是利用MATLAB提供的函数将计算结果图形化功能建立的。在运行程序后，就会出现上面的对话框，点击点击其中的任何一项就会出现相应的仿真图形。上图中包含了输入频率和VCO频率，输入相位和VCO相位，频率误差，相位误差，相位空间波特图，相位空间和时域，退出程序等选项。
运行程序后出现如下指令:
Accept the tentative values:
the first loop frequency is 5 第一循环频率
Enter y for yes or n for no > y
Enter the loop gain >40 输入环路增益为40
Enter the sampling frequency in Hertz > 1200 输入采样频率
Enter tstop, the simulation runtime > 5 仿真时间为5秒
设置好参数后运行程序，由上我们可知环路增益为40，仿真时间为5s，采样频率为1200Hz。接着点击上图4.1中的菜单，就能得到如下仿真图像。其中我们主要观察输入相位和VCO相位。
图4.2 输入相位和VCO相位 图4.3 相位误差图
图4.2中蓝线为输入相位，绿线代表VCO相位，从图中可以看见随着时间的变化输入信号相位为线性，而VCO相位则是经历了一段曲线后斜率与输入信号相位斜率相同，输出相位跟随输入相位，达到稳定。图4.3中VCO的相位也是先经历了一段时间的曲线后变为一条直线达到稳定。根据锁相环的基本原理我们可知锁相环是个反馈网络，它是由输出信号（VCO产生）与参考频率在频率和相位上保持同步或者保持常数。由此我们可以看出锁相环工作后，在最初的一段时间中锁相环开始工作，输入信号经过鉴相器，环路虑波器后，将输出相位反
馈给VCO压控振荡器，使压控振荡器与输入频率逐步实现同步，保持一个常数，实现锁定。其中经历了锁相环的失锁、跟踪、捕获、锁定，从而达到最后达到稳定状态。从开始到达到稳定的这段时间则为做捕获时间。
图4.4 频率差图 图4.5 输入频率和VCO频率图
图4..4与图4.5也显示了锁相环工作后从失锁、跟踪、捕获、锁定的过程，过程。从不停的摆动到最后的直线状态，这个过程称为锁定过程。其中我们可以发现在捕捉过程中随着捕捉次数的增加，捕捉过程也变得较慢，这说明此时的的锁相环工作平率处在稳定工作的动态界限内，工作正常。
4.4本章小结
本章介绍了仿真的环境以及二阶锁相环的仿真过程，并对其仿真结果进行了分析。在前三章的理论基础上，通过使用MATLAB7.0进行了仿真。实验结果表明：用MATLAB进行的二阶锁相环仿真达到了最初的设想，锁相环的失锁、跟踪、捕获、锁定各个阶段均有体现。达到了最初仿真的要求。
结 论
本文在阅读一些文献和对锁相环有一定程度了解的基础上，运用MATLAB进行了仿真。本文完成了以下工作：
1.在掌握了锁相环的基本原理并对文献研究的基础上，对锁相环的工作原理进行了深入的分析，深入了解锁相环技术的数学分析方法，应用此方法得到锁相环技术的数学模型，用这些理论指导实际中的设计工作。
2.在对基本原理和电路结构确定的基础上，将锁相环的整体电路进行层次化分解，即鉴频鉴相器、低通滤波器、压控振荡器，并对各个模块的工作原理和性能进行了比较详细的分析。
3.用MATLAB软件对设计的锁相环电路进行了模拟仿真，验证了电路功能的正确与否，以及锁相环的设计目标是否达到。
由于时间和条件的限制，在设计工作中有些工作没有做到，留待进一步的完善，后续工作是：
1.在运用MATLAB设计锁相环时,并没有引入噪声对锁相环的影响及相应的分析，也未对锁相环的各项参数进行深入的讨论。
2.仅限于对锁相环理论的研究与分析上，并没有针对其实际中的应用研究相关的了解。
3.在此次仿真中只对二阶锁相环进行了仿真，并没有对其他锁相环进行仿真和研究，也没有进行硬件实现。
目前锁相环技术在通信中早已成熟，随着科技的发展，目前的锁相环都是基于半导体工艺的集成电路。对于未来而言，用锁相环的集成化设计减小相应噪声、提高锁相环的频率预测精度、硬件系统的运算速率以及降低干扰也是其研究的一个重要方向。
相关推荐：
loading