SignalTapII及SignalProbe使用指南

SignalTapII及SignalProbe使用指南

1. SignalTapII支持器件及下载电缆

SignalTapII内嵌式逻辑分析仪需要占用ALMs/LEs布线资源和RAM采样存储资源，支 持下面的器件系列：StratxiII、Stratix、StratixIIGX、StratixGX、CycloneII、Cyclone、APEXII、APEX20K/E/C、Excalibur和Mercury。SignalII逻辑分析仪支持目前Altera所有下载电缆，包括USB Blaster、ByteBlasterII、ByteBlasterMV和MasterBlaster。 2. SignalTapII工作流程及资源消耗

1配置ELA（Embedded Logic Analyzer）○。

2通过QuartusII软件完成布局布线，ELA下载至FPGA中。 ○

3ELA采样到内部触发信号。 ○

4ELA通过JTAG电路与QuartusII软件发生通信，以图形化的界面显示出来。 ○

ELA占用片内LE资源由信号通道数及触发级数决定，占用片内RAM资源由信号通道数及采样深度来决定。Altera建议选择选择通道数量和采样深度时要考虑二者之间的平衡，以免占用太多RAM资源，影响原本的逻辑设计。比如不推荐同时使用1024个最大通道数和128K最大采样深度（相当于消耗了32,768 个M4K的资源）。下表给出了在Statix/Cyclone器件中使用ELA的资源占用情况。

Number of Channels 8 32 256 Number of Channels 8 32 256 M4Ks Based on Sample Depth 256 < 1 2 16 512 1 4 32 2K 4 16 128 8K 16 64 512 32K 64 256 Logic Elements Trigger Level 1 316 566 2900 Trigger Level 2 371 773 4528 Trigger Level 3 426 981 6156

3. SignalTapII设计流程

在设计中嵌入SignalTapII有两种方法：一是创建一个SignalTapII文件（.stp），然后定义STP文件的详细内容；二是用MegaWizard Plug-In Manager建立并配置STP文件，然后用MegaWizard实例化一个HDL输出模块。

1) 创建STP文件

在QuartusII软件中选择File菜单下New命令，弹出的New对话框中选择Other Files标签栏，选择SignalTap II File。或者选择Tools菜单下SignalTapII Logic Analyzer命令打开一个已经存在的STP文件。一个SignalTapII窗口如下图所示。

2) 使用MegaWizard Plug-In Manager

使用MegaWizard Plug-In Manager建立SignalTapII逻辑分析仪不需要建立STP文件，生成一个可以在设计中实例化的HDL文件。选择Tools菜单下MegaWizard Plug-In Manager命令，在弹出的对话框中选择SignalTapII Logic Analyzer，选择输出文件类型和名称之后，就需要完成对ELA的各种设置。如下图所示，另外列出成功实例化之后端口的描述表。

端口名 acq_data_in acq_trigger_in acq_clk trigger_in Trigger_out 在设计中实例化SignalTapII文件以后，为了在目标FPGA器件中适配逻辑分析仪，

类 型 输入 输入 输入 输入 输入 是否必要 否 否 是 否 否 描 述 表示在SignalTapII中被监听的信号 用于触发分析仪的触发输入信号 SignalTapII捕获数据的采样时钟 用于触发SignalTapII的输入信号 触发事件发生使能输出信号 必须编译QuartusII工程文件。编译完加入了SignalTapII逻辑分析仪实例化模块的设计工程以后，要捕获并观测数据，必须从SignalTapII MegaWizard的输出文件建立STP文件，选择File菜单下Create/Update Menu->Create SignalTapII File from Design Instance(s)命令，输入STP文件名，则根据SignalTapII MegaWizard中的设置自动建议并打开STP文件。如下图所示。

4. SignalTapII窗口说明及设置

1) Instance Manager

Instance窗口显示了每个Instance的资源消耗，还可以通过右键创建新的Instance，便于用户分组不同的观测信号。通过选择当前不同的Instance可以分别进行信号的设置和观测。

2) Signal Configuration

如下图所示，图中标注的地方是用来设置采集时钟的。采集时钟在上升沿处采集数据，设计者可以使用设计中的任意信号作为采集时钟，但Altera建议最好使用全局时钟，而不要使用门控时钟。另外时钟信号是不可以作为待采样数据的，就算将时钟信号放入观测窗口，触发采样之后也无法观测到正确的信号。如果用户没有分配采集时钟，QuartusII软件会自动建立一个名为auto_stp_external_clk的时钟引脚。在设计中用户用户必须为这个引脚单独分配一个器件引脚，在PCB上必须有一个外部时钟信号来驱动该引脚。

3) Sample Depth

设置每次数据信号的采样深度，SignalTapII支持0-512Kbits。（当使用外部逻辑分析仪时可以选择采样深度为0）另外如果使用的器件为Stratix或StratixII，可以选择作为数据采样的RAM类型。对于用户来说，手动合理分配RAM类型是有一定的必要性。

4) Data Capture

搜索“diyifanwen.net”或“第一范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，第一范文网，提供最新人文社科SignalTapII及SignalProbe使用指南 全文阅读和word下载服务。