实训五 触发器及其应用

实训五 触发器及其应用

一、实验目的

1、掌握基本RS、JK、D和T触发器的逻辑功能 2、掌握集成触发器的逻辑功能及使用方法 3、熟悉触发器之间相互转换的方法 二、实验原理

触发器具有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存贮器件，是构成各种时序电路的最基本逻辑单元。 1、基本RS触发器

图8－1为由两个与非门交叉耦合构成的基本RS触发器，它是无时钟控制低电平直接触发的触发器。基本RS触发器具有置“0”、置“1”和“保持”三种功能。通常称S为置“1”端，因为S＝0（R＝1）时触发器被置“1”；

R为置“0”端，因为R＝0（S＝1）时触发器被置“0”，当S＝R＝1时状

态保持；S＝R＝0时，触发器状态不定，应避免此种情况发生，表9－1为基本RS触发器的功能表。

基本RS触发器。也可以用两个“或非门”组成，此时为高电平触发有效。 表8－1 输 入 S 输 出 Qn+1 1 0 Q φ nn+1Q R 1 0 1 0 0 1 1 0

47

0 1 nQ φ 2、JK触发器

在输入信号为双端的情况下，JK触发器是功能完善、使用灵活和通用性较强的一种触发器。本实验采用74LS112双JK触发器，是下降边沿触发的边沿触发器。引脚功能及逻辑符号如图8－2所示。 JK触发器的状态方程为

Qn+1 ＝JQn＋KQn

J和K是数据输入端，是触发器状态更新的依据，若J、K有两个或两个以上输入端时，组成“与”的关系。Q与Q 为两个互补输出端。通常把 Q＝0、

Q＝1的状态定为触发器“0”状态；而把Q＝1，Q＝0定为“1”状态。

图8－2 74LS112双JK触发器引脚排列及逻辑符号

下降沿触发JK触发器的功能如表8－2

表8－2

输 入 输 出 K × × × 0 0 1 1 × 48

SD 0 1 0 1 1 1 1 1

RD 1 0 0 1 1 1 1 1 CP × × × ↓ ↓ ↓ ↓ ↑ J × × × 0 1 0 1 × Q 1 0 φ Qn 1 0 n+1Q 0 1 φ Q 0 1 Qn nQ nn+1Qn nQ 注：×— 任意态 ↓— 高到低电平跳变 ↑— 低到高电平跳变

Qn（Qn ）— 现态 Qn+1（Qn+1 ）— 次态 φ— 不定态 JK触发器常被用作缓冲存储器，移位寄存器和计数器。 3、D触发器

在输入信号为单端的情况下，D触发器用起来最为方便，其状态方程为 Q＝D，其输出状态的更新发生在CP脉冲的上升沿，故又称为上升沿触发的边沿触发器，触发器的状态只取决于时钟到来前D端的状态，D触发器的应用很广，可用作数字信号的寄存，移位寄存，分频和波形发生等。有很多种型号可供各种用途的需要而选用。如双D 74LS74、四D 74LS175、六D 74LS174等。

图8－3 为双D 74LS74的引脚排列及逻辑符号。功能如表8－3。

图8－3 74LS74引脚排列及逻辑符号

表8－3 表8－4

n+1

n

输 入 输 出 D Qn＋1 1 0 φ 1 0 Qn SD 0 1 0 1 1 1

RD CP Qn＋1 0 1 φ 0 1 1 0 0 1 1 1 × × × × × × ↑ 1 ↑ 0 ↓ × SD 0 1 1 1

输 入 RD CP 1 × 0 × 1 ↓ 1 ↓ 输出 n＋1T Q × 1 × 0 0 Qn 1 Qn Qn 49

4、触发器之间的相互转换

在集成触发器的产品中，每一种触发器都有自己固定的逻辑功能。但可以利用转换的方法获得具有其它功能的触发器。例如将JK触发器的J、k两端连在一起，并认它为T端，就得到所需的T触发器。如图8－4(a)所示，其状态方程为： Qn+1 ＝TQn ＋TQn

(a) T触发器 (b) T'触发器

图8－4 JK触发器转换为T、T'触发器

T触发器的功能如表8－4。

由功能表可见，当T＝0时，时钟脉冲作用后，其状态保持不变；当T＝1时，时钟脉冲作用后，触发器状态翻转。所以，若将T触发器的T端置“1”，如图8－4(b)所示，即得T'触发器。在T'触发器的CP端每来一个CP脉冲信号，触发器的状态就翻转一次，故称之为反转触发器，广泛用于计数电路中。 同样，若将D触发器 Q端与D端相连，便转换成T'触发器。如图8－5所示。 JK触发器也可转换为D触发器，如图8－6。

图8－5 D转成T' 图8－6 JK转成D

50

5、CMOS触发器

（1）CMOS边沿型D触发器

CC4013是由CMOS传输门构成的边沿型D触发器。它是上升沿触发的双D触 发器，表8－5为其功能表，图8－7为引脚排列。

表8－5

输 入 S 1 0 1 0 0 0 R 0 1 1 0 0 0 CP × × × ↑ ↑ ↓ D × × × 1 0 × 输 出 Qn＋1

图8－7 双上升沿D触发器

1 0 φ 1 0 Q n（2）CMOS边沿型JK触发器

CC4027是由CMOS传输门构成的边沿型JK触发器，它是上升沿触发的双JK 触发器，表8－6为其功能表，图8－8为引脚排列。

表8－6

输 入 S 1 0 1 0 0 0 0 0

输 出 Qn＋1 1 0 φ Qn 1 0 图8－8 双上升沿J－K触发器

R 0 1 1 0 0 0 0 0 CP J K × × × × × × × × × ↑ ↑ ↑ ↑ 0 1 0 1 0 0 1 1 Qn Q 51

n↓ × ×

搜索“diyifanwen.net”或“第一范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，第一范文网，提供最新工程科技实训五 触发器及其应用 全文阅读和word下载服务。