FPGA 24小时计时器

武汉理工大学《通信工程应用技术课设》报告

课程设计任务书

学生姓名： 专业班级： 指导教师： 郭志强 工作单位： 信息工程学院

题 目: 通信工程应用技术课设——FPGA

一、 设计任务与要求

设计一个具有系统时间设置和带闹钟功能的24小时计时器中的应用。电子钟要求如下：

（１）计时功能：4位LED数字时钟对当前时间的小时和分钟进行显示，显示的最长时间为23小时59分。

（２）设置并显示新的闹钟时间：用户先按“set”键，再用数字键“0”～“9”输入时间，然后按“alarm”键确认。在正常计时显示状态下，用户直接按下“alarm”键，则已设置的闹钟时间显示在显示屏上。

（３）设置新的计时器时间：用户先按“set”键，再用数字键“0”－“9”输入新的时间，然后按“time”键确认。在输入过程中；输入的数字在显示屏上从右到左依次显示。例如，用户要设置新的时间 12：00，则按顺序输入“l”，“2”，“0”，“0”键，与之对应，显示屏上依次显示的信息为：“1”，“12”；“120”，“1200”。如果用户在输入任意几个数字后较长时间内，例如5秒，没有按任何键，则计时器恢复到正常的计时显示状态。

（４）闹钟功能：如果当前时间与设置的闹钟时间相同，则扬声器发出蜂鸣声；

三．时间安排：

序号 1 2 3 4 阶段内容 查阅相关资料，了解基本原理 编写程序，实现功能要求 撰写报告 答辩 合计 所需时间 2天 3天 1天 1天 7天 指导教师签名： 年 月 日 系主任（或责任教师）签名： 年 月 日

武汉理工大学《通信工程应用技术课设》报告

目录

摘 要 ...............................................................................................................................................I Abstract ............................................................................................................................................ II 1 任务分析 ...................................................................................................................................... 1 2 FPGA简介 .................................................................................................................................... 2

2.1 FPGA简述 ......................................................................................................................... 2 2.2 FPGA工作原理 ................................................................................................................. 2 2.3 FPGA的基本结构 ............................................................................................................. 2 3主要模块设计 ............................................................................................................................... 5

3.1 分频模块 ............................................................................................................................ 5

3.1.1 分频模块源代码 ..................................................................................................... 5 3.1.2 分频模块仿真 ......................................................................................................... 6 3.2 按键模块 ............................................................................................................................ 7

3.2.1 按键模块源代码 ..................................................................................................... 7 3.2.2 按键模块仿真 ....................................................................................................... 10 3.3 时间模块 .......................................................................................................................... 10

3.3.1 时间模块源代码 ................................................................................................... 10 3.3.2 时间模块仿真 ....................................................................................................... 13 3.4 显示模块 .......................................................................................................................... 14

3.4.1 显示模块源代码 ................................................................................................... 14 3.4.1 显示模块仿真 ....................................................................................................... 17 3.5 闹钟模块 .......................................................................................................................... 18

3.5.1 闹钟模块源代码 ................................................................................................... 18 3.5.2 闹钟模块仿真 ....................................................................................................... 19 3.6 顶层模块 .......................................................................................................................... 19

3.6.1 顶层模块源代码 ................................................................................................... 19 3.6.2 顶层模块仿真 ....................................................................................................... 21

4 小结与体会 ................................................................................................................................ 22 参考文献 ........................................................................................................................................ 23

武汉理工大学《通信工程应用技术课设》报告

摘 要

FPGA是英文Field Programmable Gate Array的缩写，即现场可编程门阵列，是在PAL、GAL、EPLD等可编程器件基础上进一步发展的产物。作为专用集成电路(ASIC)领域中的一种半定制电路产品，该产品既解决了定制电路的不足，又避免了原有可编程器件门电路资源有限的缺点。随着工艺尺寸的逐渐减小，现场可编程门阵列FPGA与专用集成电路ASIC之间的性能差异正在逐渐减小。相比较ASIC而言，由于FPGA 的动态可重配置特性极大降低了电路设计公司在产品设计过程中的设计风险与设计成本，缩短了产品上市的时间，减少了用户升级系统所带来的硬件花费。因此，越来越多的电路设计公司开始逐渐使用FPGA作为产品研发与测试的硬件平台。

本课程设计是基于Quartus II软件，采用verilog语言对FPGA数字钟进行设计仿真，通过使用CYCLONE II 系列的EP2C8Q208C8的FPGA开发板进行验证调试。

关键字：FPGA 数字钟 Quartus II verilog语言

I

武汉理工大学《通信工程应用技术课设》报告

Abstract

FPGA is the English Field Programmable Gate Array abbreviation, namely the field programmable gate array, is a product of the programmable device based on the further development of the PAL, GAL, EPLD etc.. As a special integrated circuit ( ASIC ) is a semi-custom circuit in the field of product, the product can solve the lack of custom circuit, but also avoid the original programmable gate circuit resources limited. As feature size decreases, the performance differences between the programmable gate array FPGA and application specific integrated circuit ASIC is gradually decrease. Compared with ASIC, because the FPGA dynamic reconfigurable characteristics greatly reduces the circuit design in the product design process design risk and cost of design, shorten product time to market, reduce the user cost of hardware, the system upgrade. Therefore, circuit design, more and more gradually began to use FPGA as a product development and testing of the hardware platform.

The course design is based on Quartus II software, using Verilog language to simulate the FPGA digital clock, verified through debugging FPGA development board using CYCLONE II series EP2C8Q208C8.

Keywords: FPGA Quartus II Verilog language digital clock

II

1 任务分析

根据设计要求，我把功能分割为几大功能模块：顶层模块、分频模块、按键模块、时间模块、闹钟模块、显示模块。各模块相互配合，模块示意图如图1所示。

顶层模块 时间 分频 闹钟 按键 显示

图1 FPGA数字钟整体设计框图

本次课程设计主要对FPGA多功能数字钟的实现展开，各模块的基本功能是顶层模块，建立各模块关系；分频模块获取所需时钟；按键模块建立所需按键，进行消抖处理等；时间模块进行时间处理，并结合按键，可对时间进行调整；闹钟模块进行蜂鸣器设置；显示模块进行数码管显示。我使用是FPGA是CYCLONE II 系列的EP2C8Q208C8-FPGA开发板。我使用的是QuartusII 9.0版本，采用的是verilog语言。

1

搜索“diyifanwen.net”或“第一范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，第一范文网，提供最新初中教育FPGA 24小时计时器 全文阅读和word下载服务。