数字电路抢答器设计报告

1 / 19

抢答器设计报告

成员：

集成电路1 学号： 通信工程5 学号：

学 院： 通信工程学院

2012年5月

数字抢答器

21日

2 / 19

一 课题设计概述及原理 1预期实现功能

(1)设计一个智力竞赛抢答器，可同时供4名选手或4个代表队参赛，他们的选号分别是1、2、3、4、各用一个抢答按钮，按钮的编号对应分别是S1、S2、S3、S4.

(2)给节目主持人设置一个控制开关，用来控制系统的清零和抢答器的开始。

（3）抢答器具有数据锁存和显示的功能。抢答开始后，若有选手按动抢答按钮，编号立即锁存，并在LED数码管上显示出选手的编号，同时扬声器给出音响提示。此外，要封锁输入电路，禁止其他选手抢答。优先抢答选手的编号一直保持主持人将系统清零为止。 (4) 抢答器具有定时抢答的功能，且一次抢答的时间可以由主持人设定（如30秒）。当节目支持人启动“开始”键后，要求定时器立即减计时，并用显示器显示，同时扬声器发出短暂的声响。

(5) 参加选手在设定的时间内抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答时刻的时间，并保持到主持人将系统清零为止。

3 / 19

（6）如果定时抢答的时间已到，却没有选手抢答时，本次抢答无效，系统短暂报警，并封锁输入电路，禁止选手超时后抢答，时间显示器上显示0。 2 设计思路

二 单元程序或原理图设计及分析 1、顶层设计

原理图：

OUTPUTspeakerlit4836_qiangdamokuaia91b90c89d88CLK50MINPUTVCCINPUTVCCINPUTVCCINPUTVCCINPUTVCCljt4836_miaobiaoDATA[0]DATA[1]DATA[2]load0CLKPAUSE-buttonHAHBOAHCOBOCODOEOFOGpin_nameOUTPUTOUTPUTA91B90C89D88CLK-50mCLRinstdata[0]data[1]data[2]speakerHAHBOAHCOBOCODOEOFOGspeaker13OUTPUTOUTPUTOUTPUTOUTPUTOUTPUTOUTPUTOUTPUTCLR25INPUTVCCinst1CLRNDFFOUTPUTOUTPUTinst4NOTPRNDinst8QAND3startINPUTVCCinst3 4 / 19

2、仿真波形

3、功能 （1）抢答

当正常工作时，下载后，会出现倒计时10秒的一次初始化。同时，选显示管会显示40的字样，表示有4各参赛选手。使拨动开关B(switch3锁定开关置于低电平，此时赋予选手开关按钮的权限，处于高电频时，选手无权限)，让选手（从左到右依次为1、2、3、4号）各按动按钮一次，以检测按钮功能和提醒选手注意。此时，裁判按下A(switch1)让秒表显示处于待命

5 / 19

状态00。

抢答开始时，使开关B处于低电频，且使A产生一个负脉冲，同时，宣布抢答！此后，当4位选手中第一个按动按钮时，会响出一个声音（共4种声音，且4位选手的声音各不同）。此时，时钟会停下，显示按下第一个按钮的时间，同时，会显示选手号码。其他选手按下的数据将无效！从而，完成一次强答！ （2）检举。

当有选手后于第一位按下按钮时，即视为出错。该抢答器具有检举该错选手的功能。 三 模块化分析 1 显示模块 （1）原理 A 功能

在工作正常的情况下，下令开始，并同时按下开关，会出现0、9、8、7、6、5、4、3、2、2、0、的循环显示字样，也就是10秒的倒计时。当选手按下一个按钮就会暂停下来。从而实现一个循环。 B 原理：

本模块中，用到的主要模块有扫描模块scan、1HZ等分频模块、外加基本芯片和电路构成。 扫描模块scan:

搜索“diyifanwen.net”或“第一范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，第一范文网，提供最新教学研究数字电路抢答器设计报告 全文阅读和word下载服务。