基于FPGA的光电数据采集和处理采集系统设计(19)

基于FPGA的光电数据采集和处理采集系统设计

线上。这些全局时钟线以一种被称之为时钟树的结构形式遍布整个器件。这些时钟显示为了较小的时钟上升时间和快速的时钟传播时间而设计的，正如以后要讨论的那样，用FPGA设计电路必须是同步的，因为利用FPGA的路径资源不能保证信号的军队上升时间和延迟时间。只有当使用从时钟缓冲器而来的时钟信号时，相关的延迟和上升时间才能使微小的和可预测的。

3.3 FPGA中I2C协议的实现

I2C（Inter－Integrated Circuit）总线是由PHILIPS公司开发的两线式串行总线，用于连接微控制器及其外围设备。是微电子通信控制领域广泛采用的一种总线标准。它是同步通信的一种特殊形式，具有接口线少，控制方式简单，器件封装形式小，通信速率较高等优点。

3.3.1I2C的性能

标准I2C总线传输速率可以到100Kbit/s，通过使用了7位地址码，就能支持128个设备。加强型I2C总线用了10位地址码（能够支持1024个设备），快速模式（400Kbit/s）和高速模式（最高有3.4Mbit/s）。

I2C是多主控总线，所以任何一个设备都能像主控器一样工作，并控制总线。总线上每一个设备都有一个独一无二的地址，根据设备它们自己的能力，它们可以作为发射器或接收器工作。多路微控制器能在同一个I2C总线上共存。只要很小的电路附件，I2C总线就能够支持设备在不同电平下工作（例如：3.3伏和5伏），

3.3.2 I2C总线的工作情况

I2C总线的规范中规定了如何在两个设备之间传递数据，采取的方法是总线仲裁、时钟同步和总线的电气特征。在一次数据传输中，一个设备扮演临时主控器，开始在它和一个有单一地址设备（从控器）之间的传输。主控器为数据传输产生时钟信号。规范中要求数据线（SDA，串行数据线）只有在时钟（SCL，串行时钟线）处于低平时才能变化。

总线的一次典型工作流程如下： 1）开始：信号表明传输开始。

2）地址：主设备发送地址信息，包含7位的从设备地址和1位的指示位（表明读或者写，即数据流的方向）。

3）读写：主机决定此次操作是从主机读数据到从机数据还是从从机读取数据到主机之中。

4）应答：根据指示位，数据在主设备和从设备之间传输。数据一般以8位传输，最重要的位放在前面；具体能传输多少量的数据并没有限制。接收器上用一位的ACK（回

搜索“diyifanwen.net”或“第一范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，第一范文网，提供最新小学教育基于FPGA的光电数据采集和处理采集系统设计(19)全文阅读和word下载服务。