SystemVerilog断言学习笔记 - 图文 (5)

output reg a, output reg b ); // 产生时钟 parameter PERIOD = 10; initial begin clk = 0; forever #(PERIOD/2) clk = ~clk; end // 产生激励 initial begin a = 1; b = 1; repeat(20)@(negedge clk) begin a = {$random()}%2; b = {$random()}%2; end @(negedge clk); $stop; end // 建立属性 property p1; @(posedge clk) a |-> b; endproperty // 断言属性 a1 : assert property(p1); endmodule 该代码在时钟上升沿检测信号―a‖是否为高电平，若a为低电平，则断言默认成功即空成功；若a为高电平，则在同一个时钟上升沿检测信号―b‖的电平，若b为高电平，则断言为真成功，否则断言失败。 仿真结果如下： 红色光标处为其中一个断言空成功，红色下三角为断言失败的地方。

# ** Error: Assertion error. # Time: 45 ns Started: 45 ns Scope: assert_test4.a1 File: D:/electron/modelsim/assert_test2/assert_test4.sv Line: 44 # ** Error: Assertion error. # Time: 75 ns Started: 75 ns Scope: assert_test4.a1 File: D:/electron/modelsim/assert_test2/assert_test4.sv Line: 44 # ** Error: Assertion error. # Time: 85 ns Started: 85 ns Scope: assert_test4.a1 File: D:/electron/modelsim/assert_test2/assert_test4.sv Line: 44 # ** Error: Assertion error. # Time: 95 ns Started: 95 ns Scope: assert_test4.a1 File: D:/electron/modelsim/assert_test2/assert_test4.sv Line: 44 # ** Error: Assertion error. # Time: 165 ns Started: 165 ns Scope: assert_test4.a1 File: D:/electron/modelsim/assert_test2/assert_test4.sv Line: 44 2、非交叠蕴含 非交叠蕴含用符号―|=>‖表示，即当先行算子成功时，在下一个时钟周期计算后续算子。如下测试代码： /******************************************************* 作者 : CrazyBird 文件 : assert_test5.sv 日期 : 2015-5-7 功能 : 非交叠蕴含 ********************************************************/ `timescale 1ns/1ps module assert_test5( output reg clk, output reg a, output reg b ); // 产生时钟 parameter PERIOD = 10; initial begin clk = 0; forever #(PERIOD/2) clk = ~clk; end // 产生激励 initial begin a = 1; b = 1; repeat(20)@(negedge clk) begin a = {$random()}%2; b = {$random()}%2; end @(negedge clk); $stop; end // 建立属性 property p1; @(posedge clk) a |=> b; endproperty // 断言属性 a1 : assert property(p1); endmodule 该代码在时钟上升沿检测信号―a‖是否为高电平，若a为低电平，则断言空成功；若a为高电平，则在下一个时钟上升沿检测信号―b‖的电平，若b为高电平，则断言真成功，否则断言失败。 仿真结果如下： # ** Error: Assertion error. # Time: 45 ns Started: 35 ns Scope: assert_test5.a1 File: D:/electron/modelsim/assert_test2/assert_test5.sv Line: 44 # ** Error: Assertion error. # Time: 85 ns Started: 75 ns Scope: assert_test5.a1 File: D:/electron/modelsim/assert_test2/assert_test5.sv Line: 44 # ** Error: Assertion error. # Time: 95 ns Started: 85 ns Scope: assert_test5.a1 File: D:/electron/modelsim/assert_test2/assert_test5.sv Line: 44 # ** Error: Assertion error. # Time: 165 ns Started: 155 ns Scope: assert_test5.a1 File: D:/electron/modelsim/assert_test2/assert_test5.sv Line: 44 # ** Error: Assertion error. # Time: 175 ns Started: 165 ns Scope: assert_test5.a1 File: D:/electron/modelsim/assert_test2/assert_test5.sv Line: 44 扩展一下，在避免无效错误信息出现的前提下，前面博文介绍的―a ##2 b‖等价于‖a |-> ##2 b‖，这一块的验证自己动手做吧。 待续~~~

搜索“diyifanwen.net”或“第一范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，第一范文网，提供最新小学教育SystemVerilog断言学习笔记 - 图文 (5)全文阅读和word下载服务。