基于流水线技术构成模型计算机的实验

《组成原理》课程设计报告

题 目 基于流水线技术构成模型计算机的实验 学生姓名 学 号

专业班级 指导老师 设计日期

指导老师评阅意见：

评阅成绩： 签名：

目 录

0

一.课程设计的目的 .......................................................................... 2 二.课程设计的内容 .......................................................................... 2

1、RSIC

处理器设计的一般原则 ............................................... 2

2、本实验中RISC处理器指令系统的定义 ............................. 2 3、基于RSIC处理器的流水方案设计原理 ............................. 3 三、大规模集成电路CPLD器件内部设计 ................................... 6 四、课程设计的连线 ........................................................................ 6 五、课程设计的步骤 ........................................................................ 7 六、性能评价 .................................................................................... 7 七、附录（10页-16页）或参考资料 ............................................ 8 八、课程设计总结（心得） ............................................................ 8

一、课程设计的目的

1

1、在掌握RSIC处理器构成的模型机实验基础上，进一步将其构成一台具

有流水功能的模型机。

2、RSIC处理器的五条基本指令为例，并编写相应的微程序，掌握流水

概念。

二、课程设计的内容

1、RSIC处理器设计的一般原则：

A．确定指令系统时，只选用使用频率很高的那些指令，在此基础上增

加少量能有效支持操作系统和高级语言实现及其它功能的最有用指令。

B．大大减少系统采用的寻址方式种类，一般不超过两种，简化指令

格式，使之限制在1~2种之内，并让全部指令都具有相同的长度。

C．所有指令都在一个机器周期内完成。

D．扩大通用通用寄存器个数，尽可能减少访存操作，所有指令中只

有存（STORE）、取（LOAD）指令才可访问，其它指令的操作一律都在寄存器间进行。

E．为了提高执行速度，大部分指令都采用硬联控制实现，少量采用

微程序实现。

2、本实验中RISC处理器指令系统的定义

A．选用使用频率比较高的五条基本指令：

MOV 、 ADD、 STORE、 LOAD、 JMP B．寻址方式采用寄存器寻址及直接寻址两种方式。 C．指令格式采用单字节及双字节两种格式：

7 2 1 0 4 3 Rs Rd 操作码 7 4 3 2 1 0

Rs Rd 操作码

A

其中Rs或Rd为不同状态,则选中不同寄存器:

2

Rs 或Rd 寄存器 Rd 寄存器

0 0 R0 0 0 DR0 1 1 R1 0 1 DR1 1 0 R2

MOV、ADD两条指令为单周期执行完成。STORE、LOAD、JMP三条指令为双周期执行完成。在STORE、LOAD两条指令里，A为存或取数的直接地址；在JMP指令里，A为转移地址的立即数。

3、基于RSIC处理器的流水方案设计原理： A．本模型采用的数据通路图如图所示：

译码器 ALU_B S3 AR 暂存2 S2 M ALU S1 CN T1 LDAC2 S0 ALOAD PC 暂存1 LDPC LDDR1 DR1 LDDR2 DR2 CR LDAC1 245 245 R0_B R2_B LOADD WR R1_B 预取部件控R0 R1 R2 制信号产生 LDR0 LDR1 LDR2 IR2 IR1 执 行部 T4 T2

B. 流水模型机工作原理示意图

指令分析控制

指令执行控制

3

时间T 指令锁存及译码 分析 分析结果锁存及译码 执行 结果

本实验的流水模型机采用两级流水，将系统分为“指令分析部件”和“指令行部件”，各部件的执行周期均为一个机器周期。如上图所示：“指令分析部件”主要是取指、译码、操作数形成，IR1将指令码锁存，译码产生出分析部件所需的控制信号，形成操作数，在机器周期结束时，也就是T4的下沿将指令码递推到IR2锁存指令码后，就会译码出执行部件所需的控制信号，完成指令的执行。与此同时分析部件完成了下一条指令的分析。以上的过程反应出了流水技术在“时空”上的并行性。除第一个周期外，其它周期两个部件都是同时工作的，每个周期都会有一个结果输出。

“指令分析部件”的设计主要采用了PC专用通路和两级暂存技术，PC专用通路是为访存指令预取操作数地址而用，暂存器是有来暂存操作数地址，设计两级暂存可以避免连续两条访存指令带来的冲突。如果是一级暂存，在分析第一条访存指令时，在T3时刻将操作数地址存入暂存。在下一周期里执行该访存指令，同时分析第二条访存指令，第一条访存指令的操作数地址要在T4时刻才用到，但是T3时刻已经被分析的第二条访存指令的操作数地址复盖，这样就起了冲突。两级暂存可解决这问题。“指令执行部件”采用实验线路板上的“低８位运算器模块”和“寄存器堆模块”两个单元。

下面介绍一下流水方案的逻辑实现。将一个机器周期分成四个节拍，分别为 Ｔ１、Ｔ２、Ｔ３、Ｔ４。首先在Ｔ１时刻的上沿，程序计数器ＰＣ将操作码地址打入地址寄存器ＡＲ（ＰＣ－>ＡＲ）；然后在Ｔ２时刻的上沿，ＰＣ＋１并且将指令的操作码打入指令寄存器；如果是单字节指令，如ＭＯＶ、ＡＤＤ指令，到此已经完成了指令的预取及分析，如果是双字节指令，如ＳＴＯＲＥ、ＬＯＡＤ指令（ＪＭＰ指令除外），在Ｔ３时刻的上沿选中ＰＣ专用通路，将操作数地址打入暂存１中保存，ＪＭＰ指令则将转移地址直接打入ＰＣ中；在Ｔ４时刻的上沿，ＰＣ＋１（ＪＭＰ指令则不加１）并且将暂存１的数据打入暂存２中保存；在Ｔ４的下沿将控制信号锁存。这时双字节指令的预取及分析也完成。

在下一个机器周期的Ｔ４时刻完成指令的执行。“指令分析部件”同时预取分析下一条指令。

Ｃ.本实验的指令系统如下：

Rd ＭＯＶ ００００ Ｒs

4

取指、译码、操作数形成 执行指令

搜索“diyifanwen.net”或“第一范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，第一范文网，提供最新教学研究基于流水线技术构成模型计算机的实验 全文阅读和word下载服务。