1数据采集系统的AD转换器控制电路设计(2)

DSP FPGA 数据采集系统

继电器

在图１中，ＣＰＬＤ需要完成对三片多路复用开关、多路采样保持器和Ａ／Ｄ转换器的控制，同时，根据Ａ／Ｄ控制器的工作方式，还要对Ａ／Ｄ转换器的

某些端口进行查询。

２系统的组成

２．１

ＣＰＬＤ的选择

ｃＰＬＤ有以下几大优点：编程方式简便、先进，可以方便地通过软件编程实现各种逻辑器件的功能；高速——ｃＰＬＤ的时钟延时可以达到ｎｓ级，减小了系统的延时误差；高可靠性——几乎将整个控制系统下载于同一芯片中，大大缩小了体积，易于管理

和屏蔽ｐＪ。

ｃＰＬＤ的这些优点很符合电力系统综合负荷特性数据实时采集装置采样通道多的应用要求。本系

统选用的ＣＰＬＤ是Ａｌｔｅｒａ公司的ＭＡｘ７０００系列产

品ＥＰＭ７１２８ｓ一８４ＬＣＣ，它是可编程的大规模集成逻辑器件，具有高阻抗性、电可擦除等特点，可用门单

元为２５００个，工作电压可以支持＋５Ｖ或者＋３．３

ＶＨ’５

ｏ。该芯片有４个固定输入口，用来提供芯片工

作主频、复位、清零等功能；６８个通用Ｉ／Ｏ口，完全

能够满足系统的输入输出的要求。

２．２

Ａ／Ｄ的控制方式

鉴于１２位Ａ／Ｄ转换器采样精度不高，１６位串行输出Ａ／Ｄ转换器与并行总线的接口复杂且传输速度慢，难以满足高速采样要求，所以本系统选用ＡＤｓ８５０５。ＡＤＳ８５０５是双极性输入，１６位并行输出的Ａ／Ｄ转换器，采样率最高可以达到２５０ｋ／ｓ，每次转换的时间只需要４ｎｓ旧ｊ。ＡＤｓ８５０５的控制是通过对片选信号ｃｓ、启动信号Ｒ／ｃ以及对状态信号

ＢＵＳＹ的查询来实现的。

在本控制系统中，使用了多片多路复用转换开关，在进行数据的Ａ／Ｄ转换的时候，是采用单Ａ／Ｄ还是多Ａ／Ｄ工作就是不得不面对的问题。经过研究和试验，相比较多Ａ／Ｄ控制器的形式，单Ａ／Ｄ控制器便于时序的控制，不需要对多个Ａ／Ｄ转换器进行时序的转换，而且，更加经济，能有效地降低成本。

ＡＤｓ８５０５有２种转换和读数的方法［７＇８］：１）转换和读数同时进行

让Ｒ／ｃ为低启动转换，在转换的同时读取上一次转换完成的结果，但是必须在启动转换后７斗ｓ内读数才有效，否则数据无效。

２）先转换后读数

搜索“diyifanwen.net”或“第一范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，第一范文网，提供最新教学研究1数据采集系统的AD转换器控制电路设计(2)全文阅读和word下载服务。