1数据采集系统的AD转换器控制电路设计(3)

让Ｒ／ｃ为低启动转换，查询ＢｕｓＹ位。ＢｕｓＹ是

ＡＤｓ８５０５的状态信号，当ＢｕｓＹ为低时，表示转换已经完成；为高时，表示转换正在进行。这种方法很灵活，一般有两种操作方法：一种是ＣＳ始终接低电平，由Ｒ／ｃ来控制；另一种是Ｃｓ和Ｒ／ｃ同时为低时启动转换；ｃｓ为低，Ｒ／ｃ为高时将完成转换的数据输出。

在以上的控制方式中，ＣＳ始终接低电平，由Ｒ／ｃ来控制的控制方法，就是将Ａ／Ｄ转换器恒定地置

于工作状态，这种控制方式将会降低Ａ／Ｄ转换器的使用寿命，影响系统的稳定性。因此，作者采用了

ＣＳ和Ｒ／ｃ同时为低时启动Ａ／Ｄ控制器的方式。在

这种工作方式中，当Ａ／Ｄ转换器接收到启动信号后，ｃｓ和Ｒ／ｃ置低，并且至少保持４０ｎｓ的低电平脉冲，Ａ／Ｄ转换开始；同时，ＢｕＳＹ位置高。在数据Ａ／Ｄ转换完成的时候，ＢｕＳＹ位变为低电平，Ｒ／ｃ将变高，同时，将转换完成的数据输出。在数据输出的过程中，由于ＡＤｓ８５０５内部的数据总线是８位的，而转换的结果是１６位的，因此，ＡＤｓ８５０５设有一个ＢＹｒＩＥ位，当传输的是低八位的数据时，ＢＹＴＥ保持为低电平，传输的是高八位数据时，ＢＹＴＥ位就会自

动置高。

多路复用开关和采样保持器的控制

根据采集装置的要求，设计了３６路采集通道，因此必然要在将采集到的同步原始信号输入Ａ／Ｄ转换器之前将信号保持，保持的时间由后台ｃＰｕ设定的采样周期确定，并通过多路复用开关，把选通通道的信号送人Ａ／Ｄ转换器。现有的多路复用开关最多只能达到１６选１，要实现３６路采集通道的转换就不得不采用三个多路复用开关的组合，作者利用两片１６选１和一片４选ｌ的多路复用开关实现了３６路通道，并利用软件ＭＡｘ＋ＰＬｕｓＥＩＩ和ＶＨＤＬ语言编写控制程序实现了３６路通道之间的

切换。

系统利用软件ＭＡＸ＋ＰＬＵＳＩＩ来完成ＣＰＬＤ程

序的编写。ＭＡｘ＋ＰＬｕＳ１１支持多种输入方式，在这里，作者用到的是其中的文本输入方式和图形输入方式，采用的是硬件语言ＶＨＤＬ，采用至顶向下的方法进行设计。

作者设计的系统控制部分如图２所示，由两大部分组成：一部分是控制Ａ／Ｄ转换器和采样保持器，如图２中的ＡＤ０３模块；另一部分是对多路复用

开关的控制，如图２中的ｃｏｎｔｒｏｌｍｕｘ模块。

２．３

３系统的实现

搜索“diyifanwen.net”或“第一范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，第一范文网，提供最新教学研究1数据采集系统的AD转换器控制电路设计(3)全文阅读和word下载服务。