VLSI课内实验——RTL级并行前缀加法器设计(3)

三、实现方案

目前，通常使用的有基于

KS树，LF树和BK树三种结构，如图1~3所示。

图1 基于KS树的加法器结构

图2 基于LF树的加法器结构

图3 基于BK树的加法器结构

在以上三种树结构中，KS树与BK树每个节点最多只有一个输出项，因而加法器扇出最小，LF可能同时又四个分支，所以总扇出最大；LF树有最小的逻辑深度，KS树的逻辑深度其次，BK树逻辑深度最大。

综合上述考虑，本设计重点是如何设计出一种更快的加法器来替代逐级进位加法器，故采用LF树结构来设计加法器。

搜索“diyifanwen.net”或“第一范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，第一范文网，提供最新高等教育VLSI课内实验——RTL级并行前缀加法器设计(3)全文阅读和word下载服务。