第2章 DSP芯片的基本结构和特征(15)

第2章 DSP芯片的基本结构和特征

在m周期
流水线完全重叠
4个单元的操作同时进行
5个功能单元的优先级从高到低依次是E、R、D、F、DMA
当一条指令的处理已经准备好到流水线的下一级
但那一级还没有准备好接收新的输入时
就出现所谓的流水线冲突
在这种情况下
低优先级的单元处于等待状态直到高优先级的单元完成它的当前操作
尽管DMA的优先级最低
但由于DMA控制器具有自己的数据和地址总线
因此
通过合适的数据结构
DMA与CPU的冲突可以减少甚至消除

　　流水线冲突可以分为下列三大类：跳转冲突、寄存器冲突和存储器冲突
这三类冲突都可以采取相应的一些手段予以解决
如由于标准跳转引起的跳转冲突可以采用延迟跳转的方法来克服

　　4．寻址方式多样
　　TMS320C3X支持5类寻址方式
在这些类中又可采用6种寻址类型
5类寻址方式是：①通用寻址方式；②三操作数寻址方式；③并行寻址方式；④长立即数寻址方式；⑤条件跳转寻址方式
6种寻址类型是：①寄存器寻址；②直接寻址；③间接寻址；④短立即数寻址；⑤长立即数寻址；⑥相对寻址
此外
TMS320C30还有两种数字信号处理中非常有用的寻址方式
一种是圆周寻址方式
主要用于卷积和相关等运算中存储器循环缓冲;另一种寻址方式是比特反转寻址
主要用于FFT运算

　　2.4.2 TMS320C4X
　　TMS320C4X系列浮点处理器是专门为实现并行处理和满足其他一些实时应用的需求而设计的
其主要性能包括275 MOPS的惊人速度和320Mbyte/s的吞吐量

　　2.4.2.1 TMS320C40的主要特征
　　(1) 具有6个用于处理器间高速通信的通信口
每个口的最大数据吞吐量可达20Mbyte/s的异步传输速率
处理器之间可直接对通
应用方便、灵活；
　　(2) 6个DMA通道实现了I/O操作与CPU操作的并行化
每个DMA通道都具备自初始化的能力
无需CPU来完成初始化的工作
从而最大限度地保证了CPU的性能
数据可以在处理器内存映像的任意范围内传递
具有高度的灵活性；
　　(3) CPU的处理能力达275 MOPS
数据吞吐量为320Mbyte/s
由于高度的并行化
TMS320C40 的CPU在每个周期内可以完成11次操作
指令周期的时间为40ns和50ns
40/32位的单周期浮点/整数乘法为大运算量的算法提供了高性能
单周期IEEE浮点格式转换为IEEE兼容的处理器提供了一个有效的界面
硬件支持除法和平方根倒数运算
具有
字节和半字长控制的能力
以实现快速数据压缩和解压
源代码与TMS320C3X兼容
可移植性好
支持线性、循环和比特反转的寻址方式
单周期跳转、调用和返回
以实现快速程序控制
0～31bit的单周期桶形循环左右移位；
　　(4) 两条分开的外部数据、地址总线支持共享存储器系

搜索“diyifanwen.net”或“第一范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，第一范文网，提供最新高等教育第2章 DSP芯片的基本结构和特征(15)全文阅读和word下载服务。