第2章 DSP芯片的基本结构和特征(9)

第2章 DSP芯片的基本结构和特征

全双工串行口
发送和接收都有缓冲
分别由可屏蔽外部中断信号控制
数据可按照8或16位方式传输；另一个串行口为全双工串口
可设置为同步方式
也可设置为时分多址（TDM）方式
TDM串行口一般用于多处理机系统

　　9．16位硬件定时器
　　16位硬件定时器可由软件进行控制
通过设置相应的状态位
定时器可工作在停止、重启动、复位或不工作等状态

　　10．用户可屏蔽中断
　　TMS320C50有4个外部中断线
片内的中断锁存电路可实现异步中断操作
此外
还有5个内部中断：1个定时器中断和4个串行口中断

　　11．JTAG扫描逻辑
　　JTAG扫描逻辑电路用于仿真和测试
采用JTAG可实现在线仿真

　　2.3.3.2 TMS320C50的结构
　　TMS320C50采用了与TMS320C25类似的哈佛型总线结构
通过两个独立的数据总线和程序总线
最大限度地提高运算速度
指令支持在两个存储区之间的数据传输

　　TMS320C50使用32位的ALU和累加器以实现2的补码运算
ALU是一个通用的算术单元
它所使用的运算数据（16位）来自数据RAM或来自立即数指令
也可以是乘积寄存器中32位的乘积结果
除此之外
ALU还可以执行位操作
累加器保存ALU的输出
也为ALU提供下一个输入
字长为32位的累加器分为高字节和低字节
指令提供对低字节和高字节的单独存储
32位的累加器缓冲器用于临时快速地存储累加器的内容

　　除了ALU之外
并行逻辑单元（PLU）可以在不影响累加器内容的情况下对数据进行逻辑操作
PLU提供了高速控制器需要的位处理能力
并简化了控制和状态寄存器需要的置位、清零和测试操作

　　乘法器以单指令周期完成16×16位的乘法
结果为32位
乘法器由三部分组成
分别是乘法器阵列、PREG（乘积寄存器）、TREG0（临时寄存器）
16位的TREG0存储乘数
PREG保存32位的乘积结果
乘法器中的数值来自数据存储器
当使用MAC/MACD/MADS/MADD指令时来自程序存储器
或者来自乘立即数指令（MPY #）
片内快速乘法器对执行诸如卷积、相关和滤波等基本的DSP操作十分有效

　　TMS320C50的定标移位器有一个16位的输入来自数据总线
32位的输出连接到ALU
定标移位器依照指令的编程使输入数据产生0到16位的左移
移位量取决于指令或移位计数寄存器（TREG1）中的定义值
输出的最低有效位（LSB）补零
最高有效位补0或符号扩展（取决于状
态寄存器ST1的符号扩展模式位SXM）
附加的移位能力使处理器能执行数值定标、二进制位提取、符号扩展运算和溢出防止等功能

　　8级硬件堆栈用于在中断及子程序调用时保存程序计数器的内容
中断发生时
重要寄存器（ACC、ACCB、ARCR、INDX、PMST、PREG、ST0、S

搜索“diyifanwen.net”或“第一范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，第一范文网，提供最新高等教育第2章 DSP芯片的基本结构和特征(9)全文阅读和word下载服务。