本科毕业论文---电气自动化(1)(4)

TTL 逻辑电平。对P1 端口写“1”时，内部上拉电阻把端口拉高，此时可以作为输入

口使用。作为输入使用时，被外部拉低的引脚由于内部电阻的原因，将输出电流（IIL）。

此外，P1.0和P1.2分别作定时器/计数器2的外部计数输入（P1.0/T2）和时器/计数器2

的触发输入（P1.1/T2EX），具体如下表所示。

在flash编程和校验时，P1口接收低8位地址字节。 引脚号第二功能

P1.0 T2（定时器/计数器T2的外部计数输入），时钟输出

P1.1 T2EX（定时器/计数器T2的捕捉/重载触发信号和方向控制） P1.5 MOSI（在系统编程用） P1.6 MISO（在系统编程用） P1.7 SCK（在系统编程用）

P2 口：P2 口是一个具有内部上拉电阻的8 位双向I/O 口，P2 输出缓冲器能驱动4 个

TTL 逻辑电平。对P2 端口写“1”时，内部上拉电阻把端口拉高，此时可以作为输入

口使用。作为输入使用时，被外部拉低的引脚由于内部电阻的原因，将输出电流（IIL）。

在访问外部程序存储器或用16位地址读取外部数据存储器（例如执行MOVX @DPTR）

时，P2 口送出高八位地址。在这种应用中，P2 口使用很强的内部上拉发送1。在使用

8位地址（如MOVX @RI）访问外部数据存储器时，P2口输出P2锁存器的内容。

在flash编程和校验时，P2口也接收高8位地址字节和一些控制信号。

P3 口：P3 口是一个具有内部上拉电阻的8 位双向I/O 口，p2 输出缓冲器能驱动4 个

TTL 逻辑电平。对P3 端口写“1”时，内部上拉电阻把端口拉高，此时可以作为输入

口使用。作为输入使用时，被外部拉低的引脚由于内部电阻的原因，将输出电流（IIL）。

P3口亦作为AT89S52特殊功能（第二功能）使用，如下表所示。 在flash编程和校验时，P3口也接收一些控制信号。

端口引脚 第二功能

P3.0 RXD(串行输入口) P3.1 TXD(串行输出口) P3.2 INTO(外中断0) P3.3 INT1(外中断1) P3.4 TO(定时/计数器0) P3.5 T1(定时/计数器1)

P3.6 WR(外部数据存储器写选通) P3.7 RD(外部数据存储器读选通)

此外，P3口还接收一些用于FLASH闪存编程和程序校验的控制信号。 RST——复位输入。当振荡器工作时，RST引脚出现两个机器周期以上

高电平将是单片机复位。

ALE/PROG——当访问外部程序存储器或数据存储器时，ALE（地址锁存允许）输出脉冲用于锁存地址的低8位字节。一般情况下，ALE仍以时钟振荡频率的1/6输出固定的脉冲信号，因此它可对外输出时钟或用于定时目的。要注意的是：每当访问外部数据存储器时将跳过一个ALE脉冲。 对FLASH存储器编程期间，该引脚还用于输入编程脉冲（PROG）。 如有必要，可通过对特殊功能寄存器（SFR）区中的8EH单元的D0位置位，可禁止ALE操作。该位置位后，只有一条MOVX和MOVC指令才能将ALE激活。此外，该引脚会被微弱拉高，单片机执行外部程序时，应设置ALE禁止位无效。

PSEN——程序储存允许（PSEN）输出是外部程序存储器的读选通信号，当AT89C52由外部程序存储器取指令（或数据）时，每个机器周期两次PSEN有效，即输出两个脉冲，在此期间，当访问外部数据存储器，将跳过两次PSEN信号。

EA/VPP——外部访问允许，欲使CPU仅访问外部程序存储器（地址为0000H-FFFFH），EA端必须保持低电平（接地）。需注意的是：如果加密位LB1被编程，复位时内部会锁存EA端状态。

如EA端为高电平，CPU则执行内部程序存储器的指令。 (2) 时钟芯片DS1302的工作原理： 2.1 引脚功能及结构

DS1302的引脚排列,其中Vcc1为后备电源，Vcc2为主电源。在主电源关闭的情况下，也能保持时钟的连续运行。DS1302由Vcc1或Vcc2两者中的较大者供电。当Vcc2大于Vcc1＋0.2V时，Vcc2给DS1302供电。当Vcc2小于Vcc1时，DS1302由Vcc1供电。X1和X2是振荡源，外接32.768kHz晶振。RST是复位/片选线，通过把RST输入驱动置高电平来启动所有的数据传送。RST输入有两种功能：首先，RST接通控制逻辑，允许地址/命令序列送入移位寄存器；其次，RST提供终止单字节或多字

江西理工大学专科毕业论文

节数据的传送手段。当RST为高电平时，所有的数据传送被初始化，允许对DS1302进行操作。如果在传送过程中RST置为低电平，则会终止此次数据传送，I/O引脚变为高阻态。上电运行时,在VCC>2.0V之前，RST必须保持低电平。只有在SCLK为低电平时，才能将RST置为高电平。I/O为串行数据输入输出端(双向)。SCLK为时钟输入端。 下图为DS1302的引脚功能图：

DS1302封装图

2．2 DS1302的控制字节

DS1302的控制字如表-1所示。控制字节的高有效位（位7）必须是逻辑1，如果它为0，则不能把数据写入DS1302中，位6如果0，则表示存取日历时钟数据，为1表示存取RAM数据；位5至位1指示操作单元的地址；最低有效位（位0）如为0表示要进行写操作，为1表示进行读操作，控制字节总是从最低位开始输出

RAM RD 1 A4 A3 A2 A1 A0

/ CK /WR 表-1 DS1302的控制字格式

2.3 数据输入输出(I/O)

在控制指令字输入后的下一个SCLK时钟的上升沿时，数据被写入DS1302，数据输入从低位即位0开始。同样，在紧跟8位的控制指令字后的下一个SCLK脉冲的下降沿读出DS1302的数据，读出数据时从低位0位到高位7。 2.4 DS1302的寄存器

DS1302有12个寄存器，其中有7个寄存器与日历、时钟相关，存放的数据位为BCD码形式,其日历、时间寄存器及其控制字见表1。 此外，DS1302 还有年份寄存器、控制寄存器、充电寄存器、时钟突发寄存器及与RAM相关的寄存器等。时钟突发寄存器可一次性顺序读写除充电寄存器外的所有寄存器内容。 DS1302与RAM相关的寄存器分为两类：一类是单个RAM单元，共31个，每个单元组态为一个8位的字节，

搜索“diyifanwen.net”或“第一范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，第一范文网，提供最新高等教育本科毕业论文---电气自动化(1)(4)全文阅读和word下载服务。