数字电路及数字系统设计(1-4) (7)

在结构上是完全对称的，所以N管和P管的漏极和源极的引出端也是完全对称的，那么CMOS传输门对信号的传输是双向的。

设控制信号的高低电平分别为VDD和0V，当=1、C=0时，输入信号uI在0～VDD范围内变化，N管和P管都会同时截止，则输入端与输出端被阻断，即传输门截止；当=0、C=1时，输入信号0＜uI＜VDD－UTN时，N管导通。当=0、C=1时，输入信号UTP＜uI＜VDD时，T管导通。所以输入信号uI在0～VDD范围内变化时，N管和P管至少有一个是导通的，即传输门导通。

CMOS传输门的输入/输出信号是可以连续变化的，也就是CMOS传输门可以传输模拟信号，这一点普通逻辑门电路是不能实现的。图2.3.7是CMOS双向模拟开关电路。

三、CMOS异或门

图2.3.8是CMOS异或门电路，下面分析它的逻辑功能。

1、当A=0、B=0时，信号B使TG门导通。信号A取非后将T2管截止，又因T3管的G极和S极均为高电平，所以T3管也截止。于是TG门的输出取非后为该电路的输出信号，即Y=0；

2、当A=1、B=1时，信号B使TG门截止。又因T3管的G极和S极均为低电平，所以T3管也截止。而此时T1、T2管导通。则最后一级非门输入端为高电平，所以Y=0；

26

3、当A=0、B=1时，信号B使TG门截止。信号A取非后将T2管截止，又因T3管的G极为高电平，S极为低电平，所以T3管导通。此时最后一级非门输入端为低电平，所以Y=1；

4、当A=1、B=0时，信号B使TG门导通。信号B取非后将T1管截止，又因T3管的G极为低电平，S极为高电平，所以T3管截止。于是TG门的输出取非后为该电路的输出信号，即Y=1。

。

四、CMOS三态输出门

图2.3.9是CMOS三态输出门电路，其中图2.3.9（a）是低电平使能的三态输出门。当=1时使T1管截止，且或非门的输出为低电平，使T3管也截止。此时输出信号Y 浮空；当=0时使T1管导通，若A=0使T2管截止、T3管导通，此时输出信号Y=0。若A=1使T2管导通、T3管截止，此时输出信号Y=1。

图2.3.9（b）是高电平使能的三态输出门，其逻辑功能请读者自己分析。

27

[例2.3.1] 试分析图2.3.10所示电路的逻辑功能，写出其逻辑函数。

解：①不难看出图（a）中的T1～T6管构成三输入与非门，T7和T8管构成非门，所以

。

②对于图（b）不容易直接看出电路的构成情况，只有先列出逻辑真值表（表2.3.3），由表2.3.3得：

表2.3.3 例2.3.1的真值表

A B C 0 0 0 0 0 1 0 1 0 0 1 1 T1 T2 T3 T4 T5 T6 on on on off off off on on off on off off on off on off on off on off off on on off Y2 1 0 1 0 A B C 1 0 0 1 0 1 1 1 0 1 1 1 T1 T2 T3 T4 T5 T6 off on on off off on off on off on off on off off on off on on off off off on on on Y2 1 0 0 0

2.4 集成门电路的连接 *

2.4.1 TTL门电路的带负载能力

在门电路互连的电路中，前一级门电路的输出信号要符合后一级门电路的输入要求，即前一级门电路的输出应具备驱动后一级门电路的能力，这种能力称为前一级门电路的带负载能力。带负载能力与四个电流参数有关。

一、输入低电平电流IIL与输出低电平电流IOL

28

如图2.4.1所示，因为前一级门电路输出低电平时T4管截止、T5管饱和导通，此时a点电位低于b点电位，所以后一级门电路的输入低电平电流IIL是流（灌）入前一级门电路的，称为灌电流。对于前一级门电路，输出低电平电流IOL为灌电流之和，而该电流有一个允许的上限IOL(max)，这个上限值就是前一级门电路带灌电流负载的能力。

二、输入高电平电流IIH与输出高电平电流IOH

如图2.4.2所示，因为前一级门电路输出高电平时T4管饱和导通、T5管截止，此时a点电位高于b点电位，所以后一级门电路的输入高电平电流IIH是流（拉）出前一级门电路的，称为拉电流。对于前一级门电路，输出高电平电流IOH为拉电流之和，而该电流有一个允许的上限IOH(max)，这个上限值就是前一级门电路带拉电流负载的能力。

说明：TTL门电路带灌电流负载能力大于带拉电流负载能力（见表2.4.1，IOL(max)> IOH(max)）。若要用TTL门电路驱动发光二极管，最好将TTL门电路的输出端接二极管的阴极，二极管的阳极接电源正极，这样连接的驱动电流大于反过来连接的驱动电流。

三、TTL门电路的扇出系数

常用扇出系数NO反映TTL门电路带同类逻辑门的能力，即一个门电路能够驱动同类门电路的最大数目。在上述两种情况下，TTL门电路的扇出系数应选较小的值作为NO。

以六反相器（非门）74LS04为例，当电源电压为5.0V时，IOH(max)=0.4mA，IOL(max)=8mA；当输入高电平uIH=2.7V时，IIH=0.02mA；当输入低电平uIL=0.4V时，IIL=0.1mA；则

NL= IOL(max) / IIL=8/0.1=80

NH = IOH(max) / IIH=0.4/0.02=20

应选择扇出系数NO=20，即74LS04中的一个非门最多可以带20个同类的非门。

2.4.2 TTL电路与CMOS电路的连接和比较

在不同类型的电路连接时，因为前一级电路的输出信号要符合后一级电路的输入要求，所以驱动门与负载门须从电压和电流两方面达到匹配，即必须同时满足四个条件：UOH(min) ≥UIH(min) ，UOL(max)≤UIL(max) ，IOH(max) ≥IIH ，IOL(max) ≥IIL。表2.4.1给出TTL电路和CMOS电路在电源电压均为5V的情况下，其输入/输出特性参数。

表2.4.1 TTL电路和CMOS电路的输入/输出特性参数

电路类型 74LS系列 CC4000系列 UOH(min) UOL(max) 2.7V 4.95V 0.5V 0.05V UIH(min) UIL(max) 2.0V 3.5V 0.8V 1.5V IOH(max) 0.4mA 0.5mA IOL(max) 8.0mA 0.5mA IIH 0.02mA 0.1mA IIL 0.4mA 0.1μA

一、TTL电路驱动CMOS电路 当TTL电路驱动CMOS电路时，上述四个条件中有三个条件满足，但是不满足UOH(min) ≥UIH(min) 。 1、当VDD=VCC=5V时，在TTL门电路的输出端加上拉电阻R L来提升TTL的输出电位，见图2.4.3（a）。因为当TTL门电路的输出高电平时，其T5管截止，VDD→R L→地不是通路，则R L两端等电

29

位，所以TTL门电路的输出电位提高了。

2、当VDD=5～18V，即VDD＞VCC时，常将TTL电路改用OC门输出，见图2.4.3（b）。因为当OC门输出高电平时，R L两端等电位，CMOS的输入电平等于VDD。

3、采用专门的电平移位器进行连接，见图2.4.3（c）。

二、CMOS电路驱动TTL电路

1、当VDD=VCC=5V时，若只有一个负载门，CMOS电路可以直接驱动TTL电路。但是当负载门较多时，应采用以下方法：

①同一芯片上的CMOS门并联使用，以增大CMOS电路输出的总电流，见图2.4.4（a）。 ②增加一级专用的驱动器，例如CC4049，见图2.4.4（b）。 ③采用三极管电路驱动，见图2.4.4（c）。

2、当VDD＞VCC时，采用专门的电平移位器连接，参考图2.4.3（c）的方法解决。

三、CMOS电路与TTL电路的比较

1、TTL电路是电流控制器件，而CMOS电路是电压控制器件。 2、TTL电路的速度快，传输延迟时间短(5～10ns)。COMS电路的速度慢，传输延迟时间长(25～50ns)。传输延迟时间是指从输入信号的变化到输出信号响应所需的时间。

3、TTL电路的最高工作频率比CMOS电路的最高工作频率高，CMOS电路的最高工作频率一般低于10MHz，而TTL电路的最高工作频率可达100MHz以上。

4、CMOS电路的电压工作范围大，可以在VDD=3～18V范围内正常工作。注意VDD越大则输出的高电平越大。而TTL电路的工作电压一般为5V。

5、CMOS电路的逻辑摆幅大，电源利用率高。当VDD=5V时，逻辑摆幅 =UOH(min)- UOL(max)

30

搜索“diyifanwen.net”或“第一范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，第一范文网，提供最新资格考试认证数字电路及数字系统设计(1-4) (7)全文阅读和word下载服务。