数字电路及数字系统设计(1-4) (8)

=4.95V-0.05V=4.90V，电源利用率为逻辑摆幅与电源电压之比，此时电源利用率接近与1。

6、CMOS电路的抗干扰能力强。当VDD=5V时，高电平噪声容限UNH和低电平噪声容限UNL均为1.45V，比TTL电路（74LS系列）的噪声容限大得多。

7、CMOS电路的静态功耗低。静态功耗是指虽然CMOS电路加了电源电压，但未加输入信号时的电路功耗。例如PC机断电后，CMOS RAM芯片由一块后备电池供电，里面装的是关于系统配置的具体参数，其内容可通过设置程序进行读写，即使系统掉电信息也不会丢失。另外，COMS电路的动态功耗与输入信号的脉冲频率有关，频率越高，功耗越大，芯片越热。

8、CMOS电路的扇出系数大，对负载的驱动能力小。TTL电路的扇出系数小，对负载的驱动能力大。注意扇出系数和对负载的驱动能力是两个不同的概念，前者是指电路带同类逻辑门的能力，后者是指通过负载的电流大小。

9、CMOS电路的温度稳定性好，这是因为CMOS管比晶体三极管的温度稳定性好。

10、对多余输入端的处理。CMOS电路的输入端不允许悬空，因为悬空会使电位不定，破坏正常的逻辑关系。另外，悬空时输入阻抗高，易受外界噪声干扰，使电路产生误动作，而且也极易造成栅极感应静电而击穿。所以CMOS与门的多余输入端要接高电平，CMOS或门多余输入端要接低电平。若电路的工作速度不高且功耗也不需特别考虑时，则可以将多余输入端与使用端并联。而TTL电路的多余输入端悬空时相当于输入端接高电平，因为这时可以看作是输入端接了一个无穷大的电阻。所以TTL与门的多余输入端悬空，TTL或门多余输入端要接地。

31

习题2

2-1．图2-1是用二极管组成的逻辑电路，试分析其逻辑功能。

2-2．试分析图2.2.6的逻辑功能。 2-3．试分析图2-3的逻辑功能。

2-4．试分析图2-4的逻辑功能。

2-5．如图2-5所示，芯片CC4007由3个NMOS管和3个PMOS管组成，编号1～14为芯片引出端。试将该芯片连接成：①三个非门；②三输入与非门Y=；③三输入或非门Y=；④两输入与门Y=AB；⑤两输入或门Y=A+B；⑥与或非门拟开关。

；⑦或与非门Y=

；⑧双向模

32

2-6．在CMOS电路中有时采用图2-7所示的扩展功能用法，试分析各电路的逻辑功能。已知电源电压10V，二极管的正向压降0.7V。

2-7．计算图2-7中上拉电阻RL的取值范围。要求OC门的输出电平满足UOL≤0.4V、UOH≥3.2V。有关参数见表2.4.1。

2-8．图2-8是用TTL电路驱动CMOS电路的实例，试计算上拉电阻RL的取值范围。要求加到CMOS或非门输入端的电压满足UIL≤0.3V、UIH≥4V。有关参数见表2.4.1。

33

第三章 组合逻辑电路

通常数字逻辑电路分为两大类，即组合逻辑电路和时序逻辑电路。而可编程逻辑器件（PLD）可用来构成这两类电路，所以本书把它归为另一类逻辑电路。下面是本书陆续要介绍的主要内容： 组合逻辑电路：编码器、译码器、数据选择器、全加器、数据比较器、奇偶校验电路等

时序逻辑电路：寄存器、计数器、序列检测器、脉冲分配器、节拍发生器等 半导体存储器及可编程逻辑器件：RAM、ROM、PAL、GAL、FPGA/CPLD等

3.1 组合逻辑电路的分析与设计

3.1.1 组合逻辑电路的分析

一、组合逻辑电路的特点

组合逻辑电路是由与、或、非三种基本逻辑门组合而构成的电路，该电路不含存储元件且无反馈电路，输出状态仅取决于当时的输入状态，与时序信号无关。图3.1.1是组合逻辑电路框图，其输出信号是关于全部或部分输入变量的逻辑函数。

Y1 = f1（A1，A2,…，A n） Y2 = f2（A1，A2,…，A n）

?????????? 3.1.1 Ym = fm（A1，A2,…，A n）

或记为向量关系：Y = f（A） 3.1.2

二、组合逻辑电路的分析方法

由给定电路逐级推导逻辑函数式→化简逻辑函数式→根据逻辑函数式列逻辑真值表→根据逻辑真值表确定电路的逻辑功能。

34

[例3.1.1] 设ABCD为8421BCD码输入，试分析图3.1.2中电路的逻辑功能。

解：①图3.1.2（a）的逻辑函数为

出ABCD取值为8421码的状态行）：

表3.1.1 图3.1.2（a）的真值表

A B C D 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 Y 0 0 0 0 0 A B C D 0 0 0 1 1 0 1 1 1 0 1 1 1 0 0 0 Y 1 1 1 1 1 ，根据逻辑函数式列真值表（只列

1 0 0 1

由真值表可知，当ABCD的值小于5时，Y=0；当ABCD的值大于等于5时，Y=1。所以该电路的功能是“四舍五入”。

②图3.1.2（b）的逻辑函数为

Y3 = A+B(C+D)

Y2 = B (C+D) 3.1.3 Y1 = C⊙D Y0 =

根据逻辑函数式列真值表（只列出ABCD取值为8421码的状态行）：

表3.1.2 图3.1.2（b）的真值表

A B C D 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 Y3 Y2 Y1 Y0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 A B C D 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 Y3 Y2 Y1 Y0 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0

由真值表可知，该电路的功能是将输入的8421BCD码转换为余3码输出。

3.1.2 组合逻辑电路的设计

一、组合逻辑电路的设计步骤

1、将实际问题抽象为逻辑问题，定义输入信号、输出信号和可能涉及到的控制信号等。 2、根据抽象出来的逻辑问题列逻辑真值表。 3、根据逻辑真值表或卡诺图得逻辑函数式。

4、化简或变换逻辑函数式，有时根据需要对逻辑函数式作适当变换。 5、根据逻辑函数画出逻辑电路图。 6、用实验验证设计目标能否实现。

35

搜索“diyifanwen.net”或“第一范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，第一范文网，提供最新资格考试认证数字电路及数字系统设计(1-4) (8)全文阅读和word下载服务。