数字电路及数字系统设计(1-4) (9)

二、组合逻辑电路设计举例

[例3.1.2] 某年级有A、B、C三个班，分配大小两个教室给这三个班自习。为了节约用电，只有一个班自习的时候开小教室的灯，有两个班自习的时候开大教室的灯，三个班都自习的时候才同时开大小教室的灯。请设计具有上述功能的控制电路。

解：①逻辑问题描述：

②根据逻辑假设列真值表:

表3.1.3 例3.1.2 的真值表

A B C 0 0 0 0 0 1 0 1 0 0 1 1 Y2 Y1 0 0 1 0 1 0 0 1 A B C 1 0 0 1 0 1 1 1 0 1 1 1 Y2 Y1 1 0 0 1 0 1 1 1

③根据真值表得逻辑函数式：

3.1.4

说明：将3.1.4式与1.2.3式比较，我们发现这两种情况的逻辑函数是完全相同的。原来表面上似乎风马牛不相及的两个实际问题，其逻辑本质却是一致的。那么本题的电路图就是一位全加器的电路图（图1.2.2）。现将一位全加器的电路图抽象为图3.1.3。

④下面给出实际控制电路（图3.1.4），该电路中的Y1和Y2支路各串接了一只双向晶闸管，G是双向晶闸管的控制端，当G为高电平时双向晶闸管导通，灯亮；当G为低电平时双向晶闸管截止，灯灭。

36

3.2 常用组合逻辑电路

3.2.1 优先编码器

在数字电路中，有时为了区分若干个输入信号，就需要对输入信号进行编码，即用某种二进制代码来表示这些输入信号。当某个输入信号有效时，电路就输出这个信号的二进制代码。能实

现这种功能的电路称为编码器，图3.2.1是编码器

电路框图。

一、优先编码器的设计

如果同时有多个输入信号有效该对哪个输入信号进行编码呢？通常编码器都具有优先编码功能，即将所有的输入信号按优先顺序排队，当同时有多个输入信号有效时，只对优先权最高的那个信号进行编码。

8～3优先编码器的设计：定义输入信号高电平有效，输出代码为二进制数，输入信号的序号值越大优先权越高。

将n个变量的2n个状态行全部列出来的逻辑真值表叫做完全真值表。但是有时候我们不一定要列出全部状态行，特别是当输入变量很多的情况下。下面列出的是非完全真值表，其中“×”表示任意逻辑值。根据定义列出编码器的逻辑真值表。

表3.2.1 8～3优先编码器的真值表

A7 A6 A5 A4 A3 A2 A1 A0 1 × × × × × × × 0 1 × × × × × × 0 0 1 × × × × × 0 0 0 1 × × × × 0 0 0 0 1 × × × 0 0 0 0 0 1 × × 0 0 0 0 0 0 1 × 0 0 0 0 0 0 0 1 Y2 Y1 Y0 1 1 1 1 1 0 1 0 1 1 0 0 0 1 1 0 1 0 0 0 1 0 0 0

根据真值表得逻辑函数式：

37

设置一个片选输入信号S，当S=0时该电路不能编码，输出Y2Y1Y0=000；当S=1时才允许该电路编码。于是得该电路的逻辑函数：

3.2.1

根据3.2.1式画出逻辑电路图（图3.2.2）。

二、8～3优先编码器74LS148

因为TTL门电路带灌电流负载能力大于带拉电流负载能力，所以许多TTL类MSI芯片的输出信号采用低电平有效输出，以获得较强的带负载能力。74LS148的输入信号是低电平有效，输出代码是二进制数的反码。当输入信号为全1时输出信号也全为1。它的片选信号是低电有效。由3.2.1式得74LS148的逻辑函数：

38

3.2.2

为了方便芯片的功能扩展，74LS148还增加了选通输出端式，其逻辑关系是：

和扩展输出端

，如图3.2.3所

3.2.3

3.2.4

3.2.3式表明，当片选有效（=0）但无编码输入（～均为高电平）时，低电平输出。 3.2.4式表明，当片选有效（=0）且有编码输入（～中有低电平）时，低电平输出。

[例3.2.1] 试用两片74LS148构造一个16～4优先编码器。该编码器低电平输入有效，序号较大的输入信号具有较高优先权，输出代码为4位二进制数。

解：如图3.2.4所示，因为第Ⅰ片的输入信号比第Ⅱ片的输入信号有较高优先权，所以第Ⅰ片的片选端接地，允许第Ⅰ片编码。当第Ⅰ片有输入信号为低电平时，第Ⅰ片编码输出且其输出高电平，禁止第Ⅱ片编码；当第Ⅰ片无有效信号输入时，第Ⅰ片的输出低电平，允许第Ⅱ片编码。

另外，当第Ⅰ片有有效信号输入时，第Ⅰ片的=0，此时Y3Y2Y1Y0=1×××；当第Ⅰ片无有效信号输入时，第Ⅰ片的=1，此时Y3Y2Y1Y0=0×××。这里的低3位代码由74LS148输出的二进制数的反码取非产生。所以该电路编码输出的是4位二进制数。

电路中的F是编码标志信号。只要16个输入信号中有低电平，则第Ⅰ片的或第Ⅱ片的有一个为0。所以F=1表示输出代码有效；若16个输入信号均为高电平，则第Ⅰ片的和第Ⅱ片的均为1，所以F=0表示输出代码无效。

39

说明：当研究门电路的形成时我们的关注点在（开关）元件级。当研究MSI芯片的电路形成时我们的关注点在门电路级。当用MSI芯片解决实际问题时我们的关注点在芯片级，即关注的是芯片的外部特性（输入信号、输出信号、选通信号及控制信号等）。读者应当根据具体情况将问题抽象于哪一级来解决。

三、二－十进制优先编码器74LS147

常用的还有二－十进制优先编码器74LS147，该编码器有10个输入信号，低电平输入有效，序号较大的输入信号具有较高优先权，输出代码为8421BCD码的反码。当输入信号均无效时，输出8421BCD码的伪码1111。74LS147无其它控制和选通信号。

3.2.2 译码器

一、3～8译码器的设计

译码是编码的逆过程，译码器是对输入的n位代码进行译码，从2n个不同的输出端产生一个对应的有效信号输出。

3～8译码器的设计：定义输入代码为3位二进制数，输出信号高电平有效。根据定义列出译码器的逻辑真值表。

表3.2.2 3～8编码器的真值表

A2 A1 A0 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1

根据真值表得逻辑函数式：

Y0=Y2=Y4=Y6=

= m0 Y1== m2 Y3== m4 Y5== m6 Y7=

= m1

= m3

= m5 3.2.5 = m7

0 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0

或 Yi=mi（i=0，1，?，7） 3.2.6

不难看出3.2.6式描写的就是逻辑最小项mi的性质①，即此译码器就是一个逻辑最小项发生器。根据3.2.5式不难画出输出信号为高电平有效的3～8译码器。另外，从3.2.6式可知该译码器的每个输出信号对应于一个逻辑最小项。

二、3～8译码器74LS138

40

搜索“diyifanwen.net”或“第一范文网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，第一范文网，提供最新资格考试认证数字电路及数字系统设计(1-4) (9)全文阅读和word下载服务。